B. C.
在ChooseDevice窗口中选择ispLSI1000项。 按动器件目录中的滚动条，直到找到并选中器件 ispLSI1032E-70LJ84。
D.
IV.
揿OK按钮，选择这个器件。
在设计中增加源文件
一个设计项目由一个或多个源文件组成。这些源文件可以是原理图文件(*.sch)、ABELHD文件(*.abl)、VHDL设计文件(*.vhd)、VerilogHDL设计文件(*.v)、测试向量文件(*.abv)或者是文字文件(*.doc,*.wri,*.txt)。在以下操作步骤中，你要在设计项目中添加一张空白的原理图纸。 V. 从菜单上选择Source项。 VI. 选择New...。
VII. 在对话框中，选择Schematic(原理图)，并按OK。 VIII. 选择路径:c:\%user并输入文件名demo.sch。 IX. 确认后揿OK。
X.
原理图输入
你现在应该进入原理图编辑器。在下面的步骤中，你将要在原理图中画上几个元件符号，并用引线将它们相互连接起来。 A. 从菜单栏选择Add,然后选择Symbol，你会看到如下图所示的对
话框：
B. 选择GATES.LIB库，然后选择G_2AND元件符号。 C. 将鼠标移回到原理图纸上，注意此刻AND门粘连在你的光标上，
并随之移动。
D. 单击鼠标左键，将符号放置在合适的位置。 E. 再在第一个AND门下面放置另外一个AND门。 F. 将鼠标移回到元件库的对话框，并选择G_2OR元件。 G. 将OR门放置在两个AND门的右边。 H. 现在选择Add菜单中的Wire项。 XI. 单击上面一个AND门的输出引脚，并开始画引线。 XII. 随后每次单击鼠标，便可弯折引线(双击便终止连线)。 XIII. 将引线连到OR门的一个输入脚。
XIV. 重复上述步骤，连接下面一个AND门。
XV.
添加更多的元件符号和连线 A. 采用上述步骤，从REGS.LIB库中选一个g_d寄存器，并从
IOPADS.LIB库中选择G_OUTPUT符号。
B. 将它们互相连接，实现如下的原理图：
XVI. 完成你的设计
在这一节，通过为连线命名和标注I/OMarkers来完成原理图。 当要为连线加信号名称时，你可以使用ispDesignEXPERT的特点，同时完成两件事-----同时添加连线和连线的信号名称。这是一个很有用的特点，可以节省设计时间。I/OMarkers是特殊的元件符号，它指明了进入或离开这张原理图的信号名称。注意连线不能被悬空(dangling)，它们必需连接到I/OMarker或逻辑符号上。这些标记采用与之相连的连线的名字，与I/OPad符号不同，将在下面定义属性(AddAttributes)的步骤中详细解释。 A. 为了完成这个设计，选择Add菜单中的NetName项。 B. 屏幕底下的状态栏将要提示你输入的连线名，输入‘A’并按
Enter键，连线名会粘连在鼠标的光标上。 C. 将光标移到最上面的与门输入端，并在引线的末连接端(也即输
入脚左端的红色方块)，按鼠标左键，并向左边拖动鼠标。这可以在放置连线名称的同时，画出一根输入连线。 D. 输入信号名称现在应该是加注到引线的末端。 E. 重复这一步骤，直至加上全部的输入‘B’,’C’,’D’和
‘CK’，以及输出‘OUT’。 F. 现在Add菜单的I/OMarker项。 G. 将会出现一个对话框，请选择Input。 H. 将鼠标的光标移至输入连线的末端(位于连线和连线名之间)，并
单击鼠标的左键。这时回出现一个输入I/OMarker，标记里面是连线名。 I. 鼠标移至下一个输入，重复上述步骤，直至所有的输入都有
I/OMarker。 J. 现在请在对话框中选择Output,然后单击输出连线端，加上一个
输出I/OMarker。 K. 至此原理图就基本完成，它应该如下图所示。
XVII. 定义ispLSI器件的属性(Attributes)
你可以为任何一个元件符号或连线定义属性。在这个例子中，你可以为输出端口符号添加引脚锁定LOCK的属性。请注意，在ispDesignEXPERT中，引脚的属性实际上是加到I/OPad符号上，而不是加到I/OMarker上。同时也请注意，只有当你需要为一个引脚增加属性时，才需要I/OPad符号，否则，你只需要一个I/OMarker. A. 在菜单条上选择Edit=>Attribute=>SymbolAttribute项，这时
会出现一个SymbolAttributeEditor对话框。
B. 单击需要定义属性的输出I/OPad. C. 对话框里会出现一系列可供选择的属性。
D. E. F.
选择SynarioPin属性，并且把文本框中的‘*’替换成‘4’. 关闭对话框。
请注意，此时数字‘4’出现在I/OPad符号内。
XVIII. 保存以完成的设计
从菜单条上选择File，并选Save命令。再选Exit命令。
2．关于ABEL语言
这一节，你要建立一个简单的ABELHDL语言输入的设计，并且将其与上一节中完成的原理图进行合并，以层次结构的方式，画在顶层的原理图上。然后对这个完整的设计进行仿真、编译，最后适配到ispLSI器件中。
现在我们就开始吧！
I启动ispDesignEXPERTSystem
如果你在上一节的练习后退出了ispDesignEXPERTSystem，点击Start=>Programs=>LatticeSemiconductor=>ispDesignEXPERTSystem菜单，屏幕上你的项目管理器应该如下图所示。 I.
II建立顶层的原理图
A. 仍旧选择1032E器件，从菜单条上选Source。 B. 选择New... C. 在对话框中选Schematic，并按OK。 D. 选择路径：c:\%user然后在文本框中输入文件名top.sch，并按OK。
E. 现在你就进入了原理图编辑器。 F. 调用上节中创建的元件符号。选择Add菜单中的Symbol项，
这时会出现SymbolLibraries对话框，选择Local的库，你会注意到在下部的文本框中有一个叫demo的元件符号，这就是你在上一节中自行建立的元件符号。
G. 选择demo元件符号，并放到原理图上的合适位置。