篇一：计数器及其应用
实验七 计数器及其应用
一、实验目的 １、学习用集成触发器构成计数器的方法
２、掌握中规模集成计数器的使用及功能测试方法 ３、运用集成计数器构成1/n分频器 二、实验原理
计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器、十进制计数器和任意进制计数器。根据计数器的增减趋势，又分为加法、减法和可逆计数器。还有可预制数和可变程序功能计数器等等。目前，无论是ttl还是cmos集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件。 1、用d触发器构成异步二进制加/减计数器
图7—1是用四只d触发器构成的四位二进制异步加法计数器，它的连接特点是将每只d触发器接成t触发器，在由低位触发器的q端和高一位的cp端相连接。
若将图7—1稍加改动，即将低位触发器的q端与高一位的cp端相连接，即构成了一个4位二进制减法计数器。
２、中规模同步集成计数器 同步集成计数器基本类型见表7-1。 表7-１ 同步计数器芯片型号和功能
⑴同步4位二进制计数器
74ls161的功能见表7-2，74ls163的功能见表7-3，引脚图见图7-2。ld为置数控制端，clr为置０控制端， d0～d3为并行数据输入端，q0～q3为输出端，co为进位输出端。
⑵4位十进制同步计数器
74ls160的功能见表7-4，引脚图见图7-2。74ls162的功能见表7-5，引脚图见图7-2。 表7-２ 74ls161的功能表
表7-3 74ls163功能表
表
表
⑶4cc40192(74ls192)是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列如图7-3所示。
图中ld-置数端，cpup-加计数端，cpdown-减计数端，co-非同步进位输出端，bo-非同步借位输出端， q0、q1、q2、q3-数据输出端d0、d1、d2、d3-计数器输入端，clr-清除端cc40192(74ls192)的功能表如表7-6，说明如下：
⑷实现任意进制计数
例1、用74ls161构成七进制加法计数器。 ?
解1 ：采用反馈归零法：利用74ls161的异步清零端rd，强行中止其计数趋势，返回到初始零态。如设初态为0，则在前6个计数脉冲作用下，计数器qdqcqbqa按4位二进制规律从0000～0110正常计数。当第7个计数脉冲到来后，计数器状态qdqcqbqa=0111，这时，通过与非门强行将qcqbqa的1引回到rd端，借助异步清零功能，使计数器回到0000状态，从而实现七进制计数。电路图如图7-4所示。
解2：采用反馈置数法：利用74ls161的同步置数端ld，强行中止其计数趋势，返回到并行输入数dcba状态，如图7-5所示。
⑸扩展成大规模n进制的计数器?
如果所需要的计数器的进制数大于现有成品计数器， 则可通过多片集成计数器扩展实现。 ?
三、实验设备与器件
1、+5伏直流电源 2、双踪示波器 3、连续脉冲源 4、单次脉冲源 5、逻辑电平开关 6、逻辑电平显示器 7、译码显示器
8、cc4013×2(74ls74) cc40192×3(74ls192)
cc4011(74ls00) cc4012(74ls20) 四、实验内容
1、用cc4013或74ls74 d触发器构成位二进制异步加法计数器。 2、测试74ls16０/1/2/3同步计数器的逻辑功能,自制表格记录结果。 3、测试cc40192或74ls192同步十进制可逆计数器的逻辑功能
4、用两片cc40192或74ls192组成大规模ｎ进制计数器，输入1hz连续计数脉冲，进行由00-99累计计数，记录之。
5、用两片cc40192或74ls192组成大规模100进制减法计数器，输入1hz连续计数脉冲，实现由99-00递减计数，记录之。
6、用两片74ls160/2组成大规模ｎ进制计数器，输入1hz连续计数脉冲，进行由00-99累计计数，记录之。 五、实验预习要求
１、复习有关计数器部分内容 ２、绘出各实验内容的详细线路图 ３、拟出各实验内容所需的测试记录表格 ４、查手册、给出并熟悉实验所用各集成块的引脚排列图 六、实验报告
１、画出实验线路图，记录、整理实验现象及实验所得的有关波形。对实验结果进行分析。
２、总结使用集成计数器的体会。 篇二：数电实验报告
实验2 组合逻辑电路（半加器全加器及逻辑运算） 一、实验目的
1.掌握组合逻辑电路的功能测试。 2.验证半加器和全加器的逻辑功能。 3.学会二进制数的运算规律。
二、实验仪器及材料
1.dais或xk实验仪 2.万用表
3.器件： 74ls00 三输入端四与非门
74ls86 三输入端四与或门 74ls55 四输入端双与或门
一台 一台 3片 1片 1片
三、预习要求 1.预习组合逻辑电路的分析方法。
2.预习用与非门和异或门构成的半加器、全加器的工作原理。 3.学习二进制数的运算。
四、实验内容 1.组合逻辑电路功能测试。
图2－1
⑴用2片74ls00组成图2－1所示逻辑电路。为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。 ⑵图中a、b、c接电平开关，y1、y2接发光管显示。
⑶按表2－1要求，改变a、b、c的状态填表并写出y1、y2逻辑表达式。 ⑷将运算结果与实验比较。
(5)实验过程及实验图：
1）连线图：
2）实验图：
(6)实验总结：
用两片74ls00芯片可实现如图电路功能
2.测试用异或门（74ls86）和与非门组成的半加器的逻辑功能。
根据半加器的逻辑表达式可知，半加器y是a、b的异或，而进位z是a、b相与，故半加器可用一个集成异或门和二个与非门组成如图2－2。
图2－2
⑴ 在实验仪上用异或门和与门接成以上电路。a、b接电平开关s，y、z接电平显示。 ⑵ 按表2－2要求改变a、b状态，填表。
（3）实验过程及实验图： 1）管脚图：
2）实验图
（4）实验总结：用异或门（74ls86）和与非门可组成半加器
3.测试全加器的逻辑功能。
⑴写出图2－3电路的逻辑表达式。 ⑵根据逻辑表达式列真值表。
⑶根据真值表画逻辑函数sici的卡诺图。
si=
⑷填写表2－3各点状态。
图2－3
ci=
⑸按原理图选择与非门并接线进行测试，将测试结果记入表2－4，并与上表进行比较看逻辑功能是否一致。
表2－4
（6）实验过程及实验图：
1）引脚图：
篇三：c51单片机定时计数器应用编程归纳总结
c51 t and c
? 80c51单片机内部有两个定时/计数器t0和t1，其核心是计数器，基本功能是加1。 ? 对外部事件脉冲（下降沿）计数，是计数器；对片内机周脉冲计数，是定时器。 ? 计数器由二个8位计数器组成。
? 定时时间和计数值可以编程设定，其方法是在计数器内设置一个初值，然后加1计满后溢出。调整计数器初值，可调整从初值到计满溢出的数值，即调整了定时时间和计数值。
? 定时/计数器作为计数器时，外部事件脉冲必须从规定的引脚tx(p3.4、p3.5)输入。且外部脉冲的最高频率不能超过时钟频率的1/24
一、定时/计数器的结构
定时/计数器的实质是加1计数器（16位），由高8位和低8位两个寄存器组成。tmod是定时/计数器的工作方式寄存器，确定工作方式和功能；tcon是控制寄存器，控制t0、t1的启动和停止及设置溢出标志。
二、定时/计数器的工作原理
加1计数器输入的计数脉冲有两个来源,一个是由系统的时钟振荡器输出脉冲经12分频后送来；一个是t0或t1引脚输入的外部脉冲源。每来一个脉冲计数器加1，当加到计数器为全1时，再输入一个脉冲就使计数器回零，且计数器的溢出使tcon中tf0或tf1置1，向cpu发出中断请求（定时/计数器中断允许时）。如果定时/计数器工作于定时模式，则表示定时时间已到；如果工作于计数模式，则表示计数值已满。
可见，由溢出时计数器的值减去计数初值才是加1计数器的计数值。
设置为定时器模式时，加1计数器是对内部机器周期计数（1个机器周期等于12个振荡周期，即计数频率为晶振频率的1/12）。计数值n乘以机器周期tcy就是定时时间t 。
设置为计数器模式时，外部事件计数脉冲由t0或t1引脚输入到计数器。在每个机器周期的s5p2期间采样t0、t1引脚电平。当某周期采样到一高电平输入，而下一周期又采样到一低电平时，则计数器加1，更新的计数值在下一个机器周期的s3p1期间装入计数器。由于检测一个从1到0的下降沿需要2个机器周期，因此要求被采样的电平至少要维持一个机器周期。当晶振频率为12mhz时，最高计数频率不超过1/2mhz，即计数脉冲的周期要大于2 ?s。
3.3.2 定时/计数器的控制
80c51单片机定时/计数器的工作由两个特殊功能寄存器控制。tmod用于设置其工作方式；tcon用于控制其启动和中断申请。
一、工作方式寄存器tmod ：定时器/计数器模式控制寄存器（timer/counter mode control register） 工作方式寄存器tmod用于设置定时/计数器的工作方式，低四位用于t0，高四位用于t1。其格式如下：