1.简述计算机系统
计算机系统是由硬件、软件组成的多级层次结构。
计算机硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。传统上将运算器和控制器称为ＣＰＵ，而将ＣＰＵ和存储器称为主机。 计算机软件是计算机系统结构的重要组成部分，也是计算机不同于一般电子设备的本质所在。计算机软件一般分为系统程序和应用程序两大类。系统程序用来简化程序设计，简化使用方法，提高计算机的使用效率，发挥和扩大计算机的功能和用途，它包括：(1)各种服务程序，(2)语言类程序，(3)操作系统，(4)数据库管理系统。应用程序是针对某一应用课题领域开发的软件。
2.冯·诺依曼型计算机设计思想、主要特点。
计算机由运算器、控制器、存储器、输入和输出设备五部分组成。 数据以二进制码表示。
采用存储程序的方式，程序和数据放在同一个存储器中并按地址顺序执行。 机器以运算器为中心，输入输出设备与存储器间的数据传送都通过运算器。
已知X和Y，用变形补码计算X+Y，同时指出运算结 果是否溢出。
(1) X = -10110 Y = -00001 (2) X = 11011 Y = 10101
解：(1) [ｘ]补＝1101010, [ｙ]补＝1111111 [ｘ]补 1101010 ＋ [ｙ]补 1111111 1101001 两个符号位出现“11”,表示无溢出 [X+Y]补 = 101001, X+Y = -10111
(2) [ｘ]补＝0011011, [ｙ]补＝0010101 [ｘ]补 0011011 ＋ [ｙ]补 0010101 0110000
两个符号位出现“01”,表示有正溢出。
3.已知X和Y，用变形补码计算X-Y，同时指出运算结果是否溢出。 (1）X = 11011 Y = -11111 (2）X = 10111 Y = 11011 （1）[ｘ]补＝0011011,[ｙ]补＝1100001, [-ｙ]补＝0011111 [ｘ]补 0011011 ＋ [-ｙ]补 0011111
____________________________ 0111010
两个符号位出现“01”,表示有正溢出。
（2）[ｘ]补＝0010111,[ｙ]补＝0011011, [-ｙ]补＝1100101 [ｘ]补 0010111 ＋ [-ｙ]补 1100101
_________________________________ 1111100
两个符号位出现“11”,表示无溢出 [X-Y]补 = 111100, X-Y = -00100
4 . 简要说明存储器层次结构、采用层次结构的目的，说明每一层次的存储器所用的存储介质的特性。
计算机存储系统中，一般分为高速缓冲存储器、主存储器和辅助存储器三个层次。
采用层次模型的目标是为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾， 即在合理的成本范围内，通过对各级存储器的容量配置，达到可接受的性能。 高速缓冲存储器：即cache，它一般用的是SRAM，其特点是速度快、价格高。 主存储器：一般是DRAM，其速度相对快，价格居中。
辅助存储器：一般是硬盘，可以断电后保存数据，容量大，但速度慢。
5. 比较SRAM和DRAM的主要特性，用其组成系统时，从设计和使用角度看两 者有何区别。
(1)SRAM和DRAM的主要性能 区别 SRAM DRAM 特性 静态存储器 动态存储器 存储信息 触发器 电容 破坏性读出 非 是 需要刷新 不要 需要 送行列地址 同时送 分两次送 运行速度 快 慢 集成度 低 高 发热量 大 小 存储成本 高 低
(2)SRAM器件的特点是速度快、不用刷新，但集成度不高，价格贵。它一般用于做高速缓存。
DRAM器件的特点是相对廉价和大容量，但须定时刷新。它一般用于做主存储器。
6. 一个具有24位地址和8位字长的存储器，问： 1.该存储器能够存储多少字节的信息?
2.如果存储器由4Mxl位的SRAM芯片组成，需要多少片? 3.需要多少位作芯片选择? 1.存储单元数为224B＝16MB, 故能存储16M个字节的信息。
所需芯片数为(16M x 8)/(4Mx1)＝32片 16M(地址线24位），4M(地址线22位）
8片4Mx1位组成4Mx8位，地址总线的低22位可以直接连到芯片的A0-A21管脚
4组4Mx8位组成16Mx8位，地址总线的高两位(A22，A23)需要通过2：4线译码器进行芯片选择
7. 设有一个具有20位地址和32位字长的存储器，问：
（1）该存储器能够存储多少个字节的信息?
（2）如果存储器由512K x 8位的SRAM芯片组成，需要 多少片?
（3）需要多少位地址作芯片选择?
（1）存储单元数为220 x 32位＝1M x 32位＝4M x 8位， 故能存储4M个字节的信息。
（2）存储器由512K x 8位的SRAM芯片组成，存储容 量为1M x 32位，故所需芯片数为 （1M x 32）／（512K x 8）＝8片。 （3）512K x 8位的SRAM芯片需要19位地址，所以只有一位地址作芯片选择。方法是将 4片位扩展为512K x 32位(地址线19位)，再将2组512K x 32位按字扩展组成整个存储器 （地址线1位）。
8. 简述指令系统，一个完善的指令系统应满足什么要求。 一台计算机中所有机器指令的集合，称为这台计算机的指令系统。指令系统是表征一台计算机性能的重要因素，它的格式与功能不仅直接影响到机器的硬件结构，而且也直接影响到系统软件，影响到机器的适用范围。一个完善的指令系统应满足完备性，有效性，规整性和兼容性。
9. CPU功能和组成
CPU是计算机的中央处理部件，具有指令控制、操作控制、时间控制、数据加工等基本功能。
早期的CPU由运算器和控制器两大部分组成。随着高密度集成电路技术的发展，当今的CPU芯片变成运算器、cache和控制器三大部分，其中还包括浮点运算器、存储管理部件等。CPU至少要有如下六类寄存器：指令寄存器、程序计数器、地址寄存器、缓冲寄存器、通用寄存器、状态条件寄存器。
10. 微程序设计技术及设计思想
微程序设计的基本思想是：仿照通常的接替程序的方法，把操作控制信号编成所谓的“微指令”，存放到只读存储器中，当机器运行时，一条一条地读出这些微指令，从而产生全机所需要的各种操作控制信号，使相应的部件执行所规定的操作。
微程序控制器的设计技术有：
(1)微指令编码技术。微指令有水平型微指令和垂直型微指令两种类型。
(2)微指令流水技术。由于取微指令和执行微指令的操作是在两个完全不同的部件中执行的，因此可以将这两部分在时间上重叠进行。
(3)后继地址的确定技术。有计数器方式和断定方式两种。
11.假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。已知微指令长度为32位，请估算控制存储器的容量。
解：微指令总数=80*3+1=241条
控制存储器的容量 = 241*32= 7712位, 即964字节，可以取1KB
12.已知指令存储器最大容量为16384字（字长18位），数据存储器最大容量65536字（字长16位），指出下列各寄存器的位数。
程序计数器PC、指令寄存器IR、 累加器AC、通用寄存器R0-R3、 指令存储器地址寄存器IAR、 指令存储器数据寄存器IDR、 数据存储器地址寄存器DAR、 数据存储器数据寄存器DDR。
PC = 14位（16384字，0-3FFF)、IR = 18位 AC = 16位、R0-R3 = 16位 IAR = 14位、IDR = 18位
DAR = 16位（65536字，0-FFFF) 、DDR = 16位
下图为某处理机逻辑框图，有两条独立的总线BUS1、BUS2和两个独立的存储器IM、DM。已知指令存储器IM的最大容量为16384字（字长18位），数据存储器DM的最大容量为65536字（字长16位）。
分析下列各寄存器的位数：程序计数器PC、指令寄存器IR、累加器AC0和AC1、通用寄存器R0-R3、指令存储器地址寄存器IAR、 指令存储器数据寄存器IDR、数据存储器地址寄存器DAR、数据存储器数据寄存器DDR。
指令存储器IM最大容量16384字（0-3FFF）需14位地址,所以PC和IAR为14位。 指令存储器IM字长18位，所以IR和IDR为18位。
数据存储器DM的最大容量为65536字（0-FFFF）需16位地址，所以DAR为16位。
数据存储器DM的字长16位，所以AC0、AC1、R0、 R1和DDR为16位。
13.总线的概念。
总线是构成计算机系统的互联机构，是多个系统功能部件间进行数据传送的公共通道，并在争用资源的基础上进行工作。
单处理器系统中的总线。
一个单处理器系统中的总线，大致分为三类：
(1)内部总线：CPU内部连接各寄存器及运算部件之间的总线。
(2)系统总线：CPU同计算机系统的其他高速功能部件，如存储器、通道等互相连接的总线。
(3)I/O总线：中、低速I/O设备之间互相连接的总线。
14.总线的特性。
物理特性：指总线的物理连接方式，包括总线的根数，总线的插头、插座的形状，引脚线的排列方式等。
功能特性：描述总线中每一根线的功能。
电气特性：定义每一根线上信号的传递方向及有效电平范围。送入CPU的信号叫输入信号(IN)，从CPU发出的信号叫输出信号(OUT)。
时间特性:定义了每根线在什么时间有效。规定了总线上各信号有效的时序关系，CPU才能正确无误地使用。
15. 单总线、多总线结构的性能特点。 单总线结构：使用一条单一的总线连接计算机系统的各大功能部件，各大部件之间的所有信息传送都通过这组总线。
优点：允许I/O设备之间或I/O设备与内存之间直接交换信息，只需CPU分配总线使用权，不需要CPU干预信息的交换。所以总线资源是由各大功能部件分时共享的。
缺点：由于全部系统部件都连接在一组总线上，所以总线的负载很重，可能使其吞吐量达到饱和甚至不能胜任的程度。故多为小型机和微机采用。
多总线结构：多总线系统结构是通过桥，CPU总线，系统总线和高速总线彼此相连，各大部件的信息传送不是通过系统总线。
多总线系统结构中高速，中速，低速设备连接到不同的总线上，同时进行工作，以提高总线的效率和吞吐量，而且处理器结构的变化不影响高速总线。