36、在中断响应过程中，保护程序计数器PC的作用是（D）
A 使CPU和外设能够并行工作 B 为了实现中断嵌套
C 使CPU能找到中断服务程序入口地址 D 使中断返回时，CPU能回到断点处进行原程序的执行 37、中断的作用不包括（D）
A 使CPU及I/O设备都能并行工作 B 实现多道程序、分时和实时系统 C 使用户程序也可做系统调用 D 实现批处理 38、关于并行接口和串行接口，下面叙述正确的是（D）
A 并行接口每次传送一位数据 B 并行接口适于远距离传输
C 主机和串行接口之间，串行接口和I/O之间都是每次传送一位数据 D 串行接口适于低速I/O设备和通信设备 39、某些计算机的中断分为不可屏蔽中断和可屏蔽中断，（A）
A CPU对不可屏蔽中断的请求必须响应 B、CPU对可屏蔽中断的请求必须响应 C、两种中断的优先级别一致 D、无法判断它们的优先级 40.主机、外设不能并行工作的I/O工作方式是（A ）。
A、程序查询方式 B、中断方式 C、通信方式 C、I/O处理方式 41.为允许多重中断，通常将现场及断点保存在（D ）中。 A、ROM B、通用寄存器 C、中断向量表 D、堆栈 42.下列叙述中表达正确的是（C ）
A、程序中断方式和DMA方式中实现数据传送都需中断请求 B、程序中断方式中有中断请求，DMA方式中没有中断请求 C、程序中断方式和DMA方式中都有中断请求，但目的不同 D、程序中断方式和DMA方式完全相同
43.I/O编址方式通常可分为统一编址和单独编址（ B ）
A、统一编址就是将I/O地址看做是存储器地址的一部分，可用专门的I/O指令对设备进行访问 B、单独编址是指I/O地址和存储器地址是分开的，所以对I/O访问必须有专门的I/O指令
C、统一编址是指I/O地址和存储器地址是分开的，所以可用访问存储器指令实现CPU对设备的访问 D、统一编址和单独编址对I/O访问来说没有区别 44.关于各种通道，以下叙述中正确的是（C ）
A、字节多路通道适合连接多台高速外设 B、选择通道只能连接一台外设进行传送 C、选择通道中传送数据是按块进行的 D、数组多路通道的控制比较简单 45.在微机中，主机和高速硬盘进行数据交换一般采用（B ）
A、程序中断控制 B、DMA C、程序直接控制 D、IOP
46.CPU程序和通道程序可以并行执行，并可以实现彼此间的通信和同步，采用的是（ C） A、I/O指令 B、I/O中断 C、I/O指令和I/O中断 D、操作员干预 47.通道向CPU提出请求是采用（A ）形式
A、中断 B、通道命令 C、跳转指令 D、自陷 48.主机与I/O设备采用的工作方式一般是（ B）
A、同步方式 B、异步方式 C、联合方式 D、查询方式 49.通道程序是由（C ）组成
A、机器指令 B、I/O指令 C、通道指令 D、通道状态字 50.主要由程序控制实现的I/O控制方式是（ A）
A、中断方式 B、DMA方式 C、通道方式 D、I/O处理机方式 二、填空题
1. 设某机字长为8位（含一符号位），若[X]补=11001001，则X所表示的十进制数的真值为 -55 ， [1/4X]补= 11110010 ;若[Y]移=11001001，则X所表示的十进制数的真值为 73 ; Y的原码表示[X]原= 01001001 。
2. 在带符号数的编码方式中，零的表示是惟一的有 补码 和 移码 。
3. 若[x1]补=10110111，[x2]原1.01101，则数x1的十进制数真值是 -73 ，x2的十进制数真值是 -0.40625 。
4. 补码进行算术右移时的规则是 符号位不变，数值部分连同符号同时右移 。
7. 浮点运算器由 阶码运算器 和 尾数运算器 两部分组成，它们本身都是定点运算器，其中第二个空要求能够进行 加减乘除 运算。
1. 一台计算机所具有的所有机器指令的集合称为该计算机的 指令系统 。它是计算机 软件与硬件 之间的接口。
8. 在CPU中，保存当前正在执行的指令的寄存器是 指令寄存器IR ，保存下一条指令地址的寄存器是 程序计数器PC ，保存CPU访存地址的寄存器为 地址寄存器MAR 。
9. CPU从主存取出一条指令并执行完该指令所需的时间称为 指令周期 ，它常由若干个机器周期 组成，而后者又包含若干个 时钟周期 。
11. 在组合逻辑控制的机器中，一条指令的功能是由 硬件直接 解释执行的；在 微程序控制的机器中，一条指令的功能是由 微程序 解释执行的，硬件执行的是 微指令 。 根据设计方法的不同，控制器可分为 组合逻辑型控制器 和 存储逻辑型控制器。
15. 微程序控制器的核心部件是存储微程序的 控制存储器 ，它一般用 只读存储器 构成。
17. 微指令的格式可分为 水平型 微指令和 垂直型 微指令两类。水平型 微指令可以同时执行若干个微操作，所以执行指令的速度比 垂直型 微指令快。
19. 在组合逻辑控制器中，微操作控制信号是指令操作码的译码输出信号、时序信号、状态条件 信号的逻辑函数。 三、问答题
2. 比较原码表示数据和补码表示数据的优缺点。
答: 原码直观，便于乘除，“0“由连个编码表示。补码便于加减，”0“由一个编码表示。
4. 试比较定点带符号数在计算机内的4种表示方法。
答：带符号数在计算机内的表示方法有原码、反码、补码、移码。
原码表示方法简单易懂，乘除运算规则简单，但加、减运算的实现较复杂。 补码的特点是进行加减法运算规则简单，正负数的处理方法一致。
反码通常用来计算补码，由于其运算不方便， 在计算机中没有得到实际应用。 移码由于保持了数据原有的大小顺序，便于进行比较操作，常用于比奥斯浮点数中的阶码，方便浮点运算的操作。
8. 简述定点运算时采用变形补码检测溢出的方法。
答：变形补码又称双符号位补码。在进行定点加法运算时，变形补码采用两位二进制位 表示符号，即正数的符号位为00，负数的符号位为11.在进行运算时，两个符号位均参与运算。计算结果中，如果两个符号位不同，则表示有溢出产生。其中若结果的符号位为01，则表示运算结果是负数，且其值大于允许取值范围内的最大正数，称为正溢出；若结果的符号位为10，则表示运算结果是负数，且其值小于允许聚会范围内的最小负数，一般称为负溢出。两个符号中的高位仍为正确的符号。
9. 简述定点运算时采用单符号位检测溢出的方法。
答：在进行定点加法运算时，采用单符号位检测溢出的方法有两种： （1）利用参加运算的两个数据和结果的符号位进行判断：两个符号位相同的数相加，若结果的符号位与被加数的符号位相反，则表明有溢出产生；两个符号位相反的数相减；若结果的符号位与被减数的符号位相反，则表明有溢出产生。其他情况不会有溢出产生。 （2）利用运算结果的进位情况来判断溢出；溢出标志V=C0 + C1，其中C0为最高位（符号位）的进位状态，C1为次高位（数值最高位）的进位状态。若V = 1，产生溢出；V = 0，无溢出。
1. 什么是指令？什么是微指令？试说明二者之间的关系。
答： 指示计算机执行某操作的命令称为指令，也称计算机指令。每条指令可以完成一种独立的操作，如，加减，传送，移位等。指令是程序设计者进行程序设计的最小单位，也是机器硬件能理解并执行的语言。
控制部件通过控制总线向执行部件发出的各种控制命令称为微指令。它是计算机中最基本、不可以再分小的命令单元。在一个CPU周期中，一组实现一定功能的微命令的组合构成一条微指令。若干条微指令有序的组合起来构成一段微程序。
20. 微指令格式有哪几种？微指令编码有哪几种方式？ 答： 微指令格式主要有水平型微指令和垂直型微指令。
微指令的编码方式分别有：直接表示法、编码表示法、混合表示法。
23. 机器指令包括哪两个基本要素？程序中依靠什么方法实现顺序执行和转移？ 答： 微指令包括微命令字段和下地址字段。
微程序中若采用计数器方式产生后继微地址，则依靠微程序计数器uPC计数实现微程序的顺序执行，靠微专业指令来实现专业一。若采用断定方式产生后继微地址，则依靠下址字段和控制字段决定下一条微指令的地址，可能是顺序执行也可能是转移执行。
28. 简述造成流水线停顿，影响流水线的效率的三种相关问题。
答： 造成指令流水线程序停顿，影响流水线的效率的三种相关问题是资源相关、数据相关和控制相关。 当多条指令进入流水线后，在同一机器时钟周期内争用同一个功能部件发生冲突时，就产生了资源相关。 当进入流水线的邻近的几条指令之间公用一个存储单元或寄存器时，就会产生数据相关问题。 当执行的指令是转移指令时就会引起控制相关。 1. 主存——辅存结构与Cache——主存结构有什么区别.
答： 主存----辅存结构是为了解决主存容量不足，价格高而设计的；CPU只能访问主存，辅存中的信息要由用户或软件调入CPU才能处理。
Cache----主存结构是为解决主存存取速度比CPU速度过慢而设计的；CPU可以访问Cache和主存，Cache和主存之间的信息调度完全由硬件解决，对用户是透明的。
27、什么是DMA方式？简述DMA方式的优点和适用范围。
答： 所谓DMA方式就是在进行数据传送时，CPU让出总线的控制权，由硬件中的DMA控制器中接管控制总线。在DMA控制器的控制下，数据不经CPU而直接在内存和外设之间进行传送。
在DMA方式中，CPU很少敢于数据的输入输出，只是在数据传送开始前，初始化DMA控制器中的设备地址寄存器、内存地址寄存器和数据字个数计数器等。数据传送开始以后的工作由DMA控制器进行控制，不响应CPU的干预。DMA控制器通过中断与CPU联系，以便在数据传送完成或发生异常及时通知CPU加以干预。
DMA的优点是速度快，犹豫CPU基本不干预数据的传送操作，与程序查询和中断两种方式相比，节省了CPU取指令、取数据、送数据等操作，也不需要进行诸如保护现场、恢复现场等工作。而且由于在数据传送过程中，内存地址的修改、传送字数计数器的操作均由硬件线路直接实现，降低了系统程序的复杂性。DMA方式适合于高度外设成组传送数据，可以提高大批量数据交换的速度，从而提高计算机系统的数据传输效率。
28.基本的DMA控制器由哪些部件组成？ 答：（1）内存地址计数器：用于存放内存中要交换数据的地址。在DMA传送前，通过程序将数据块内存中的骑士地址送到内存地址计数器宗。实施DMA传送时，每交换一次数据，地址计数器自动加1 ，给出下一交换的数据所在的
地址。
（2） 字计数器：用于记录传送数据块的长度。其内容在DMA传送前通过程序的设置。每传送一个数据字计数器自动减1 。直到为 0 ，表示此数据块传送完毕，引起DMA控制器向CPU发出中断请求，要去进行后处理。
(3) 数据缓冲寄存器：用于展示存放每次传送的数据。
（4） DMA请求触发器：每当设备准备就绪，就向DMA请求触发器发出一个请求信，通知DMA控制器设备已就绪。由DMA请求触发器保持外设的DMA请求信息，并通知控制/状态逻辑。
（5） 控制状态逻辑： 由控制和时序电路一级状态标志触发器等组成。用于控制修改内存地址计数器和字计数器，指定DMA的传送方向，并对DMA请求信号和CPU响应信号进行协调和同步。
（6） 当一组数据交换结束，即字计数器减为 0 时，由计数结束信号触发中断机构，向CPU发出中断请求，要求CPU进行DMA传送的后处理工作。
29.在DMA方式中，CPU和DMA控制器分时使用内存有几种方法？
答： 在DMA方式中，CPU和DMA控制器分时使用内存通常采用3种方式。
（1）停止CPU访问内存：采用这种方式传送一批数据时，CPU放弃对地址线、数据线和有关控制线的使用权，由DMA控制器接管总线，独占内存。只有在一批数据传送完毕后，DMA控制器才把总线的控制权交回CPU。显然这种方法在DMA传送过程中，CPU基本处于保持状态。
（2）周期挪用：采用这种方式时，CPU 按程序访问内存，一旦I/O设备有DMA请求，则由I/O设备挪用一个存取周期。此时CPU可完成自身的操作，但要停止访问内存。显然这种方式既实现了I/O传送，又较好地发挥了内存和CPU的效率，是一种广泛采用的方法。
（3）DMA和CPU交替访存：这种方法适合于CPU的工作周期比内存的存取周期长很多的情况。例如CPU的工作周期是内存周期的两倍，则每个CPU的周期的上半周期专供DMA控制器访问内存，下半周期专供CPU访问内存。这种交替访问可使DMA传送和CPU同时发挥最高效。但相应的硬件逻辑更复杂。
四、计算题
4. 某机采用微程序控制器，已知每一条机器指令的执行过程均可分解成8条微指令组成的微程序，该机指令系统采用6位定长操作码格式。则控制存储器至少应能容纳多少条微指令？若微指令的长度为32位，控制存储器容量至少应有多少？
5. 已知某计算机采用微程序控制方式，其控制存储器的容量为512×32bit。微程序可以在整个控存中实现转移，可控制微程序转移的条件有7个，采用水平型微指令，后继微指令地址采用断定方式，格式为：
2. 微操作编码 说明微指令中3个字段分别为多少位。
3. 测试条件 4. 下微地址 13、指令流水线有取指（IF）、译码（ID）、执行（）、访存（）、写回寄存器堆（）五个过程段，共有20条指令连续输入此流水线。
（1）画出流水处理的时空图，假设时钟周期为100ns。
（2）求流水线的实际吞吐率（单位时间里执行完毕的指令数）。 （3）求流水线的加速比。
1、 有一个“Cache——主存”存储层次。主存共分8个块（0～7），Cache为4个块（0～3），接相联映像。
（1） 对于如下主存块地址流：1，2，4，1，3，7，0，1，2，5，4，6，4，7，2，如主存中内容一开始未装入
Cache中，列出每次访问后Cache中各块的分配情况；
（2） 对于（1），指出块失效又发生块争用的时刻； （3） 对于（1），求出此期间Cache之命中率。
8. 某机采用微程序控制方式，微指令字长29位，采用水平型编码控制的微指令格式， 采用断定方式，共有40个微命令，分为4个相斥类，各包含7个、13个、14个和6 个微命令，测试条件共3个。
（1）控制存储器的容量至少应为多少位？ （2）设计出微指令的具体格式。