于LVDS的输出是以地为参考，而LVPECL的输入是以VCC 为参考，这需要在构建电平转换网络时注意LVDS的输出不会对供电电源的变化敏感；另一个问题是需要在功耗和速度方面折中考虑，如果电阻值(R1、R2、R3)取得较小，由电阻网络和LVPECL输入寄生电容构成的时间常数较小，允许电路在更高的速度下工作。但是，由于这些电阻上流过较大的电流，使得总功耗增大。这时，LVDS的输出性能容易受电源波动的影响。还有一个问题就是要考虑阻抗匹配和网络衰减问题，电阻值可以通过下面的方程导出。
图19. LVDS与LVPECL之间的直流耦合
在VCC电压为+3.3V时，解上面的方程得：R1 = 374，R2 = 249，R3 = 402，VA = 1.2V，VB = 2.0V，RIN = 49，增益 = 0.62。LVDS的最小差分输出信号摆幅为500mVP-P，在上面结构中加到LVPECL输入端的信号摆幅变为310mVP-P，该幅度低于LVPECL的输入标准，但对于绝大多数Maxim公司的LVPECL电路来说，该信号幅度是足够的，原因是Maxim公司LVPECL输入端有较高的增益。在实际应用中，读者可根据器件的实际性能作出自己的判断。
6.4.2 交流耦合情况
LVDS到LVPECL的交流耦合结构较为简单，图20给出了两个例子。
图20. LVDS与LVPECL之间的交流耦合
6.5 CML和LVDS间互连
CML与LVDS之间采用交流耦合方式连接时(图21)，注意，CML输出信号摆幅应该在LVDS输入能够处理的范围以内。
图21. CML与LVDS之间的交流耦合
如果LVDS驱动器需要驱动一个CML接收器，可以采用图22所示的交流耦合方式。
图22. LVDS与CML之间的交流耦合