图5-30 输出波形
（2）清零端1CLR=1，改变开关J1、J2，使J=K=0，输出波形如图5-30所示。
（3）清零端1CLR=1，改变开关J1、J2，使J=0，K=1，输出波形如图5-30所示。
（4）清零端1CLR=1，改变开关J1、J2，使J=1，K=0，输出波形如图5-31所示。
图5-31 J=1，K=0时的输出波形
（5）清零端1CLR=1，改变开关J1、J2，使J=1，K=1，输出波形如图5-32所示。
图5-32 J=1，K=1时的输出波形
5.4.2计数器的设计与仿真
计数器是数字系统中用得较多的基本逻辑器件。它不仅能记录输入时钟脉冲的个数，还可以实现分频、定时、产生节拍脉冲和脉冲序列。按时钟脉冲输入方式的不同，可分为同步计数器和异步计数器；按进位体制不同，可分为二进制计数器和非二进计数器。既可以用触发器设计计数器，也可用集成计数器按需求进行搭接。
例如：用D触发器设计一个8421码十进制同步加计数器。 1．设计原理
十进制计数器有十个状态，需要4个D触发器。 （1）列出状态表和驱动表，如表5-5所示。
表5-5 8421码十进制同步计数器的状态和驱动表
现态 次态 Q3n Q2n Q1n Q0n Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 1 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 X X X X 1 0 1 1 X X X X 1 1 0 0 X X X X 1 1 0 1 X X X X 1 1 1 0 X X X X 1 1 1 1 X X X X （2）通过卡诺图化简，得到各位触发器的驱动信号表达式。 1Q0D3?Q3Q0?Q2Q1Q0 D2?Q2Q1?Q2Q0?Q2Q计数脉冲 CP的顺序 0 1 2 3 4 5 6 7 8 9 D1?Q1Q0?Q3Q1Q0 D0?Q0
（3）画出该计数器的逻辑电路图如图5-33所示。
图5-33 十进制计数器电路图
2．创建电路
（1）在元件库中选择D触发器74LS74、与门、或门。将方波发生器作为时钟信号，电源设置为5V。
（2）在器件库中选择Indicator，然后点击DCD-HEX，选中四管脚的数码管显示器。
（3）四个D触发器从左至右依次为Q1、Q2、Q3、Q4，其使能端R、S均接5V高电平，其它连线端根据各驱动方程相连。
（4）用逻辑分析仪和四段数码管分别显示输出。线路连接见图5-33。 3．观测输出
四个D触发器的输出Q均接在逻辑分析仪上，以测试个触发器的输出波形。电路的输出波形如图5-34（a）所示。由输出可知，Q4、Q3、Q2、Q1的输出状态在0000~1001之间循环，从而构成十进制计数器。
将输出接在四接线端的数码管显示器上，设置时钟信号的频率为100Hz，可以看到显示的数据从0到9依次轮流显示，如图5-34（b）所示。
图5-34（a）十进制计数器输出波形
图5-34（b）十进制计数器数码管显示