如图8所示：
图8正弦鉴位器的相位模型 3.2.2压控振荡器
压控振荡器是一个电压—频率变换装置，它的振荡频率应随输入控制电压
uc?t?的变化而变化。一般情况下，压控振荡器的控制特性是非线性的。如图
9
（a）所示，图中wo0是未加控制电压uc?t?时压控振荡器的固有振荡角频率。不过，在u?t??0附近的优先范围内控制特性近似呈线性，因此，它的控制特性可
近似用线性方程来表示，即：
wo?t??wo0?Aouc?t? 3-10
式中，A0为控制灵敏度，或称增益系数，单位是rad/（s*v），它表示单位控制电压所引起振荡角频率的变化量。
(b)VCO相位模型
图9压控振荡器的控制特性及其电路相位模型
由于压控振荡器的输出反馈到鉴相器上，对鉴相器输出误差电压Ud?t?起作用的不是其频率而是其相位，因此对式3-10进行积分，则得：
tt0??t??
?w?t?dt0?wo0t?Ao?u?t?dtc0 3-11
与式3-3相比较，可知：
t
?o?t??Ao?uc?t?dt0 3-12
由式3-12可见，就?0?t?和uc?t?之间的关系而言，压控振荡器是一个理想的积分器。因此，往往将它称为锁相环中的固有积分环节。将式3-12中的积分符号改为微分算子p?ddt的倒数来表示，则：
?0?t??A0puc?t?
3-13
由此可得到压控振荡器的数学模型，如图9（b）所示。 3.2.3环路滤波器
在锁相环路中常用的环路滤波器有RC积分滤波器、RC比例积分滤波器和有源比例积分滤波器等，他们的电路分别如图10（a）（b）（c）所示。由图可写出他们的传递函数，现以图（b）为例，得 Ap?s???s?UC?s?UCR2??1sC1sC???jw?1?s?22R1?R2?1?s??1??? 3-14
式中，UC?s?，UD?s?分别为输出和输入电压的拉式变化式，s频率，?1?R1C为复
,?2?R2C。
图10环路滤波器
如果将AF?s?中的复频率s用微分算子p替换，就可以写出描述滤波器激励和相位之间关系的微分方程，即：
UC?t??AF?p?uD??t??
3-15
由式3-15可得环路滤波器的电路模型，如图11所示：
图11环路滤波器的电路模型
3.2.4锁相环（PLL）技术的基本原理
图12锁相环基本原理框图
一个基本的锁相环路主要由相位比较器（PD）、低通环路滤波器（LPF）、压控振荡器（VCO）组成，如图12所示。相位比较器有两个输入端，一路来自输出
fv，一路来自基准信号源
fvfr，通过比较
fvfr和
fv的相位差输出一个对应的电压Vd。
fv如果
fr的相位超前于
fvfr或是>
fr，Vd输出一个负脉冲；如果
的相位滞后于
或是<
fr，Vd输出一个正脉冲；Vd通过低通滤波器变成一个控制电压VC，
如果Vd是负脉冲，那么VC电压下降，Vd是正脉冲，那么VC电压上升,VC送去控制压控振荡器使振荡频率产生变化，振荡器输出的频率又返回到相位比较器继续比较。若固定
fr不变，那么锁相的具体过程
fv?Vd?VC?fv?；
，这时Vd输出为
fv?Vd?VC?fv?；上面这两个过程段的重复，一直到
fv?fr某个特定值，频率达到了稳定值，也就是所谓的锁住了相位。我们可以总结出锁相环的性质：能鉴别两路频率的相位差，并自动调整VCO输出频率使反馈频率和基准频率
frfv同相位，也就是使
fr与
fv同频率。
图13带分频的锁相环
实际的锁相环路还加入了数字分频网络构成了数字锁相环，如图13所示。基准频率通过N分频器送到相位比较器，到相位比较器另一端，求得
fOUT?fV?fOUT/Nfr?f0/N，输出频率通过
M分频器送
,容易
，因为锁相环的锁相作用，使
f0fV?fr?f0???/?,由此式可见，只要固定，VCO的输出频率范围足够宽，
f0通过适当的改变M和N，就可以控制输出频率的大小。如果
是用晶体振荡器产
生，那么
fOUT就具有与晶体振荡器同等的精度和稳定度。
图14锁相环基本原理框图
锁相环的基本原理框图如图14所示。采用锁相环频率合成，可以得到任意频率步进，同时频率稳定度与参考晶振相当，可以达到10?5。锁相环路主要由晶
振、参考分频器、压控振动器（VCO）、鉴频/鉴相器（FD/PD）、低通滤波器（LPF）、可编程分频器组成。它是应用数字逻辑电路将VCO频率一次或多次降低至鉴相器频率上，再与参考频率在鉴相电路中进行比较，通过低通滤波器取出误差信号来控制VCO的频率，使之锁定在参考频率的稳定度上。由于采用了大规模集成电路块MC145152，将图中的晶振、参考分频器、鉴频鉴相器、可编程分频器都集成在一个芯片中，不需要再单独设计。同时利用单片机来控制MC145152，确定分频系数A、N和频率的对应关系。 3.2.5 PLL频率合成电路的设计
锁相环频率合成器是以大规模集成PLL芯片MC145152为核心设计的。MC145152是MOTOROLA公司生产的大规模集成电路，它是一块采用并行码输入方式设置、由14根并行输入数据编程的双模CMOS-LST锁相环频率合成器。图15为其内部组成方框图。MC145152内参考频率振荡器、可供用户选择的参考分频器（128?8ROM参考译码器和12比A计数器）、双端输出的鉴相器、控制逻辑、10位可编程的10位比N计数器、6位可编程的6位比A计数器和锁定检测等部分。其中，10位比N计数器、6位比A计数器、模拟控制逻辑和外接双模前置分频器组成吞脉冲程序分频器，吞脉冲程序分频器的总分频比为：D=PN+A（A的范围0~63，N的范围3~1023）。由此可以计算出频率和A、N值的对应关系，利用