作业2补充题参考答案
1. SRAM芯片有17位地址线和4位数据线。用这种芯片为32位字长的处理器构成1M*32位的存储器，并采用模块板结构。存储器采用字节编址，处理器可按字节、半字、单字访问存储器。问：
（1）若每个模块板为256K*32位，共需几块板？ （2）每块板内共需多少片这样的芯片？ （3）所构成的存储器需用多少片这样的芯片？ （4）共需多少位地址线，各完成什么功能？ 解：
(1) 256K×32b模块板构成1M×32b主存，所需模块板数目为： 1M×32b/256K×32b=4(块) (2) SRAM芯片容量为217×4b＝128K×4b
8片128K×4b芯片位扩展构成一组，容量为128K×32b 两组128K×32b字扩展构成256K×32b
故：每块板内共需SRAM芯片数目为： 256K×32b/(128K×4b)=16(片) (3) 构成1M×32b主存，共需SRAM芯片数目为：4×16＝64（片）
(4) 存储器按字节编址，则1M×32b＝4MB＝222B，故：共需22位地址线A21～A0。 A21、A20：经2:4译码作为板选信号；A19：作为板内组选信号；A18～A2：作为片内地址线；A1、A0构成体选信号。
2. 某8位机采用单总线结构，地址总线16根(A15~A0)，双向数据总线8根(D7~D0)，控制总线中与主存有关的有存储器请求＃MREQ（低电平），读/写控制R/＃W（高电平读，低电平写）。主存地址空间分配如下：0000H~1FFFH为系统程序区；2000H~7FFFH为用户程序区；F800H~FFFFH为系统程序工作区。存储器按字节编址。现有如下存储器芯片： ROM：8K?8bit
SRAM：16K?1bit，2K?8bit，4K?8bit，8K?8bit 请从上述芯片中选择适当芯片设计该计算机的主存储器。要求： 1）说明选择哪些芯片，各需多少片？
2）画出主存储器逻辑框图（译码器选用74LS138）。 解：
(1) 系统程序区0000H～1FFFH，8KB，选用1片8K×8b的ROM芯片； 用户程序区2000H～7FFFH，24KB，选用3片8K×8b的SRAM芯片；
系统程序工作区F800H～FFFFH，2KB，选用1片2K×8b的SRAM芯片。 (2)
A10?A0 D7?D0 A11 A12 D7?D0 A12?A0 ROM 8K×8b #CE #OE D7?D0 A12?A0 D7?D0 A12?A0 SRAM8K×8b #WE #CE SRAM8K×8b #WE #CE D7?D0 A12?A0 SRAM8K×8b #WE #CE D7?D0 A10?A0 SRAM2K×8b #WE #CE ﹠ R/#W A13 A14 A15 #MREQ ≥1 A #Y0 #Y1 #Y2 #Y3 …… #Y7 B 3：8译码器 C #G2A # G2B G1 ＋5V
3. 设某计算机的Cache采用4路组相联映像，已知Cache容量为16KB，主存容量为4MB，每个字块有16个字，每个字有32位。请画出主存——Cache映像关系示意图，标明主存地址的划分、Cache地址的划分及Cache的标记，并说明访存过程。 解：
主存地址22位，划分为：高10位主存组号、6位组内块号、低6位块内地址； Cache地址14位，划分为：高6位Cache组号、2位组内块号、低6位块内地址； 映像时，10位主存组号为Cache的标记。
4路组相联映像方式示意图如下：主存组内块号与Cache组号间有固定的映像关系，但可自由映像到对应的Cache组中的任何一块。
主存 组内第0块 10位 0组 标记 标记 标记 标记 1组 标记 … Cache 组内第0块 组内第1块 组内第2块 组内第3块 组内第0块 … 组内第1块 … 0组 组内第63块 组内第0块 组内第1块 … 1组 组内第63块 … 标记 … 组内第3块 … 组内第0块 组内第1块 … 标记 63组 … 组内第0块 … 2-1组 10标记 组内第3块 组内第63块
访存过程：当程序访问Cache时，根据主存地址的6位组内块号找到对应的Cache组，并将该Cache组内各块标记一一与主存10位组号比较，若有相同则命中，将访问地址变换成在Cache中的地址，然后访问Cache。若Cache组内4块标记与主存10位组号皆不等，则未命中，CPU转去访问主存，并将包含该存储单元的一块信息装入Cache。