式的系统中，同步对系统的影响更大，系统必须在同步的条件下 才能正常运作。
本系统协议的帧同步采用自同步法进行位同步和块同步，从
而使系统达到同步状态。位同步首先由一个交替的“0’’和“1一 的长串组成，起到保护同步块的作用。块同步一般可分为2~3个 子同步块，这样可以使同步分步骤进行，也起到了避免伪同步。块 同步的实现是使用集中插入特殊码元的方法，集中插入就是把特 殊的块同步码组集中插在一帧的特定位置一般是一帧的开始。 同步块检测过程是，接收方使用两个位的移位寄存器来分别 存储当前接收到的字节和前一个接收到的字节，每接收到一个新 的字节便进行循环移位，然后跟子同步块l作比较，直到将前同 步域接收完毕，而当存储当前接收字节的移位寄存器与子同步块l 相匹配时，则完成块同步的第一步。然后继续接收下一字节，若 下一接收字节与子同步块2相匹配，则说明块同步己完全接收， 同步建立完成，接收方使用一个计数器记录下同步建立完成所进 行移位操作的位数，在下一字节到来时便直接进行所需的移位便 可直接读取数据域信息。若下一接收字节与子同步块2不匹配， 则等待3个帧长的时间，若这段时间内还未接收到子同步块2则 说明是伪同步，必须重新开始进行同步建立。同步检测过程如图 2_4所示。 TDD帧 同步开始 同步l完成 同步2完成 同步已建立，
图2_4TDD帧同步建立过程 2．2．4 TDD的实现方式
TDD通信的最大特点是能在半双工链路上通过快速时间转换 从而实现全双工通信。在双工语音系统中，为了实现TDD方式， 可以设置射频模块的数据传输速率是语音处理部分数据传输速率 的2倍多一些，同时还有存储发送语音数据的语音发送缓存、接 西南交通大学硕士研究生学位论文第11页
收语音数据的语音接收缓存、射频发射缓存和射频接收缓存。语 音发送、接收缓存大小应能够存储一个周期内的语音数据。以下 说明时分双工的实现原理。
假设通话已经开始建立，移动台甲在TO时刻开始，不停地将
收到的语音编码后送语音发送缓存，在他时刻，在微处理器的控
制下逐字节地读取语音发送缓存的数据，送到射频发射缓存，开 始启动射频发射，调制后一位一位的从射频设备发射出去。发射 完一个字节后给出一个标志，在微处理器的控制下又开始发送下 一个字节的数据，直到T3时刻，将语音发送缓存中所有数据发送 完毕。
T4
TO Tl T2 T3 T5 T6
时间T
_一个突发周期内的要发送的语音数据
——◆一个突发周期内的接收到的语音数据
射频发射帧
f-1斗射频接收帧
图2-5 TDD语音实现方式示意图
而移动台乙在他时刻开始接收射频信号，解调后的数据在射
频接收缓存里面，当接收完一个字节的数据后，在微处理器的控 制下送到语音接收缓存，并同时送往语音解码器进行解调。在T3
刁捌引．]习引刮引．]
-lI●llIlIL rl-lIl●I-●L
詈雷
西南交通大学硕士研究生学位论文第12页
时刻，移动台乙接收完毕。经过时间间隔后移动台乙在T4时刻转 为发射状态，同时会T5在时刻又转为接收状态。TDD语音实现方 式如图2．5所示。
从上图中可以看出，移动台乙只要在他~T5时段内将移动台
甲在TO．1’2时间内的发送的语音传送到语音解码器即可保证移动 台甲在以后各个时刻发送的语音信息都能被正确的解调出来。而
他~T3的发射时间是T2~T5的接收时间的一半还少，这也说明了
为什么必须设置射频模块的数据传输速率是语音处理部分数据传 输速率的2倍多一些。
西南交通大学硕士研究生学位论文第1 3页
第3章系统硬件设计
数字对讲通信系统实现的核心是终端移动台，该终端按照功 能上的划分可由以下几部分组成：模拟语音信号处理模块、数字 语音信号处理模块、系统控制模块、无线数字传输模块以及外围
数据接口模块，系统硬件电路图如图3．1所示。 下面对各个模块所用到相关硬件做一一阐述。
图3-1系统通信终端的框图
3．1数据控制模块
以微处理器MSP430F149为中心的系统控制模块主要完成数
据的接收控制、数据发送控制等工作。在接收过程中，首先接收
来自射频芯片的数据，再将接收的数据帧的头域、尾域、D域以
及命令字节去除后，数据送至语音处理器进行处理；在发送过程 中，首先由语音处理器将模拟语音编码后，数据通过微处理器
MSP430F149加上前同步域、同步域、D域、数据域、以及结束
域等命令字节形成数据帧，然后控制射频芯片将数据发送出去。 由于系统要求在通信终端上实现通信协议，对处理器的运算速 度有较高要求，而且语音通信要求具有较强的实时性，根据控制 要求及节省成本的考虑，本论文选用美国11公司研制生产的 MSP430F149单片机作为微处理器[213，能较好满足系统对CPU的 要求。
MSP430F149单片机的存储空间采用“冯．诺依曼”结构，ROM、 RAM在同一地址空间，使用一组地址数据总线。F14x最吸引人之 处在于片内外围模块功能丰富和片内存储空间的增加。主要有以 下特性：
西南交通大学硕士研究生学位论文第1 4页
①存储器空间增大，ROM：32--60KB，RAM：1-2KB；
②增加了片内A／D转换器(外部8通道，内部4通道，12位)； ③增加了硬件乘法器； ④有2个串行通信接口；
⑤有2个16位定时器，带多个捕获／，比较寄存器；
⑥封装为64脚，有多达48条I／0线
系统是以16位MSP430F149为控制核心，完成数据的控制，
并通过串行通信接口与语音数据处理模块和射频模块相连接，按 照通信协议的设定进行语音数据的处理和传送。
系统中使用到的微处理器最主要的模块是US灿玎串行通信模
块。MSP430系列的每一种型号都可以实现串行通信功能——由
USART硬件直接实现或者通过定时器软件实现。其中USART是 一个通用串行同步／异步通信接口，它允许7或8位串行位流以预 先编程的速率或外部时钟确定的速率移入、移出MSP430。 MSP430F149具有两个USART模块，即USARTo和
USARTI伪\。USART模块可以自动从任何一种低功耗模式开始自动 工作。所有的USART0和USARTl都可以实现两种通信方式： 系统采用USART模块的SPI同步通信模式。SPI模式是全双
工的，主机在发送的同时也在接收数据，发送速率由主机编程决 定；主机提供时钟UCLK与数据，从机利用这一时钟接收数据， 或发送数据。主机可以在任何时候初始化发送并控制时钟，时钟 的极性和相位也是可选择的，具体的约定根据总线上各设备接口
的功能决定。主机模式与从机模式是通过控制寄存器UCTL的MM
位来选取的。SPI的主机模式与从机模式的设备连接如图3．2所示。 SPI模式下两机相互通信时，数据传输速率由主机发出的串行 时钟确定，而不由内部的波特率发生器决定。主机可选择的最大 发送波特率为波特率发生器输入时钟频率的一半，从机则取决于 在UCLK上提供的外部时钟。
西南交通大学硕士研究生学位论文第1 5页 图3-2(a)USART模块在SPI的主机模式 主机sIMO sIMO 从机
_ -
SPI
发送缓存l I接收缓存
接收缓存UTXBUF I l URXBUF
八Px．x a1L I 八
Z 、
广
l 1
l STE SS
l Port．x ＼7 I
数据移位So^缸SOMI 发送移位接收移位
寄存暴寄存皇霉寄存器
MSB LSB MSB LSB MSB LSB
U嗽SCLK．．—．————。—．—．———．——————
通用的sPI ^ISr4jU US^．Kl
图3-2(b)USART模块在SPI的从机模式 图3-2 USART模块在SPI模式的操作方式
3．2数字语音处理模块
数字语音处理模块使用支持自适应增量调制(Adaptive Delta Modulation，ADM)的专用语音编码调制芯片，能够提供全双工 的ADM编码，II一律、A-律和线性的PCM编码以及ADM与PCM 西南交通大学硕士研究生学位论文第1 6页
间的码制转换功能cst．捌。数字语音处理模块的结构如图3．3所示。
，盯越，
a■直
角嘲 嘲
舳曩
output
图3-3数字语音处理模块结构框图
数字语音处理模块应用灵活，拥有多种可供选择的运行模式和
算法来支持不同的应用，应用领域包括低成本的无线耳机、数字 无绳电话、全双工(主要是TDD时分双工模式)的数字语音收发 系统、便携式数字语音通信设备以及无线数字交换机等。 数字语音处理模块共有23个可配置寄存器，可根据实际情况
来进行编码方式和采样速率的选取、功率的控制、编／译码的相关 算法以及其它的一些功能参数的配置等操作。因此，开发人员具 有相当大的自主权。图34中的IRQN、RPLY、CMD、SCLK、CSN 为C．BUS总线接口的控制信号引脚，数字语音处理模块的所有相 关参数均是通过C．BUS来写入寄存器进行控制的。
汕矗
S—唧蠢
Cb岫 Ⅸ囱■
o删
双-
图3-4数字语音处理模块封装引脚及其外部应用电路
要达到最佳的语音效果，需要根据实际情况来配置数字语音 处理模块的编码器及译码器的寄存器各位，以选取最适合的算法 或规则∞，。其中，对语音效果产生影响的因素主要包括压扩算法的 选取、量化步长的选取、积分器的选取及时间因子的设定等。 压扩算法的选取：编码器的延迟寄存器在量化步长进行调节之 前允许有3\个比特的斜率过载时间。这一时间可通过译码器 西南交通大学硕士研究生学位论文第仃页
ADM控制寄存器($D1)和编码器ADM控制寄存器($E1)的9～
8位进行设置。例如，当压扩算法设置为“3 of 3”时，表示若比 较强检测到编码当中出现了3个连续的“1\或“0\时，则斜率 过载，编码器将会调节量化步长的大小以更好的对模拟语音信号
进行跟踪编码。
量化步长的选取：若量化步长设置的太小，则编码跟不上模拟 输入信号的变化速度，从而造成过载噪声；若量化步长设置的太 大，当输入模拟信号的变化小于量化步长时，造成不能准确的进 行数字编码，形成量化噪声。量化噪声是不可避免的，因此可将 量化步长设置得尽可能的小以最大限度的抑止过载噪声。量化步 长的范围是通过译码器ADM控制寄存器($D1)和编码器ADM 控制寄存器(SEl)的12\位进行设置。
积分器时间因子的设定：编码器及译码器中的音节积分器用于 调节量化步长的大小。积分器的时间因子将决定量化步长调节的 快慢，时间因子越小，则量化步长变化得越快。时间因子的典型 值在5---10ms范围内，可通过译码器ADM控制寄存器($D1)和 编码器ADM控制寄存器($E1)的15～13位进行设置。
3．3无线数传模块