实验一
二选一数据选择器VHDL设计 Quartus II 6.0开发环境与EDA实验箱使用
一 实验目的
1．熟悉在Quartus II 6.0环境下原理图输入方法。
2．熟悉Quartus II 6.0环境下编辑、编译综合、仿真的操作方法。 3、掌握利用EDA软件进行电路设计的详细流程；
4、熟悉EDA实验箱的基本使用方法。学会对实验板上的FPGA/CPLD进行编程下载，硬件验证自己的设计项目。 二 实验仪器
PC机、Quartus II 6.0软件
三 实验内容
1．详细解读教材117页。
2．在QuartusⅡ上输入该设计的原理图，并进行编辑、编译、综合、适配、仿真。 3．给出其所有信号的时序仿真波形。 四 实验原理及步骤
1．启动Quartus II 6.0软件
在桌面上双击Quartus II 6.0图标
或者在开始—>所有程序—>Altera—> Quartus II 6.0，如下图
2．建立工作库文件夹及工程
任何一次设计都是一项工程（Project），所有此工程相关的所有设计文件都需要放在同一个文件夹里。不同的设计放在不同的文件夹中。
在E盘下建立一个存放本次设计的工程文件夹，比如“shiyan1”。 注意不要使用中文文件夹，文件夹的存放路径也不要包含中文。
注意本实验室计算机C盘和D盘是重启后复原，不要将任何文件和文件夹放置在桌面或者C、D盘下。
初次打开Quartus II 6.0，会有如图提示：
选择是的情况下，首先是新工程向导：介绍
下一步
下一步
下一步，选择目标芯片，首先在Family栏选择ACEX1K系列，然后选择此系列的具体芯片:EP1K30TC144-3。注意不要选成了EP1K30TC144-3。
下一步就点完成。 3．建立文本程序文件
选择File菜单下的New或者直接点击工具栏中的新建图标，选择新建文件类型为VHDL File。
接下来另存文件：保存时需更改文件名与项目名称一样，注意保存在同一个工程文件夹下面。
接下来就可以编写程序了。