2012级《微机原理及接口技术》课程复习提要2014-2015上学期 考试时间2015.1.13晚上18:30～20:30
（1) （支持64位指令集）以及虚拟化技术预多核心架构，共享2MB/4MB/6MB/8MB/12MB二级缓存
（2) 低功耗，高性能
2.3微处理器寄存器结构
31 …………. 16 15…… 8 7…3.2 1.0 EAX AH AX AL EBX BH BX BL ECX CH CX CL EDX DH DX DL ESP SP EBP BP ESI SI EDI DI EIP IP EFLAGS FLAGS CR0 CR2 CR3 CR4 CS SS DS ES FS 47…………………….32 31……………16. GS GDTR
IDTR
表的32位基地址 LDTR TR 表16位界限值 LDT选择子 TSS选择子 累加器 基址寄存器 计数寄存器 数据寄存器 堆栈指针 基址指针 源变址寄存器 目标变址寄存器 指令指针 标志寄存器 机器控制寄存器 页故障地址寄存器 页目录表基址寄存器 扩展控制寄存器 代码段寄存器 堆栈段寄存器 数据段寄存器 扩展数据段寄存器 扩展数据段寄存器 扩展数据段寄存器 GDT和IDT寄存器 LDT寄存器
任务状态段寄存器
数据寄存器
地址寄存器
控制寄存器
段寄存器
系统地址 寄 存 器
通 用 寄 存 器
一、要掌握的寄存器 1、 通用寄存器（8位、16位、32位、64位寄存器表示）
AH,AL,AX,EAX.RAX BH,BL,BX,EBX.RBX CH,CL,CX,ECX.RCX DH,DL,DX,EDX.RDX
2、 控制寄存器CR0,CR3,CR4 3、 段寄存器：CS/DS/SS/ES/FS/GS 4、 系统地址寄存器GDTR、IDTR 5、 标志位的含义及其判断方法
复习相关判断指令JC、JNC、JS、JNS、JZ、JNZ、JO、JNO，JP、JNP 无符号数比较： 大于：JA
小于：JB
等于：JE或JZ 大于等于：JAE 小于等于：JBE
二、重要寄存器中的相关位
CR0中的PE、PG，CR4中的PSE
FLAGS、EFLAGS中的CF、SF、OF、PF、ZF、IF
1
2012级《微机原理及接口技术》课程复习提要2014-2015上学期 考试时间2015.1.13晚上18:30～20:30
2.4引脚信号与总线时序
一、8086引脚信号
DT/R，M/IO，RD，WR， INTR、#INTA、RESET、ALE
DT/R 0 0 1 M/IO 0 1 0 1 RD 0 0 1 1 WR 1 1 0 0 对应的操作 读I/O 读存储器 写I/O 写存储器 对应外部信号 IORC MRDC IOWC MWTC 1 二、80386～Pentium引脚信号
ADS 地址数据选择，第一个状态选择地址，第二个状态选择数据。
分别控制32位的4个存储器体或4个I/O体，并隐含地址信号A1和A0。 字节控制信号，BE3—BE0在字节控制信号的配合下数据总线可以按以下形式传送：
； BE1为低电平，传送D15—D8； BE0为低电平，传送D7—D0
为低电平，传送D23—D16 ； B为低电平，传送D31—D24； B总线操作与引脚信号的关系 W/R D/C M/IO0 0 0 1 1 0 0 1 0 1 0 1 1 1 1 操作类型 中断响应 读I/O 写I/O 读存储器数据 写存储器数据 对应的外部信号 INTA 指令示例 － IN AL,DX OUT DX，AL MOV AX，[SI] MOV [DI],AX IORC IOWC MRDC MWTC 三、80386总线时序
CLK2 A31-A2 T1 T2 T1 T2 CLK2 A31-A3 T1 T2 T2 T2 T2 T1 ADS W/R D31-D0 READY ADS W/R D31-D0 READY (a) 非流水线方式下读总线时序 (b) 流水线方式下读总线时序
80386总线读周期时序
测分支指令，这样可在分支指令进入指令流水线之前预先安排指令的顺序，而不致使指令流水线的执行产生停滞或混乱。
《（2）两重分离Cache：8KB指令Cache+8KB数据Cache
（3）两条超标量指令流水线（整数部件）：U-流水线+V-指令流水线
U-流水线可执行复杂指令和简单指令 V-指令流水线仅能执行简单指令）
1个时钟周期可执行两条简单指令 一、Pentium II/Pentium III:
Pentium II 和Pentium III 内部有三条超标量指令流水线，在一个时钟周期可执行三条简单指令 二、Pentium 4 ：
P4的核心特点：内有高速执行引擎（ALU倍速工作），如主频2GHz,则内部ALU可工作在4GHZ 内部三条指令流水线，其中两条倍速工作，因此一个时钟周期可执行简单指令5条
2
2012级《微机原理及接口技术》课程复习提要2014-2015上学期 考试时间2015.1.13晚上18:30～20:30
三、Cure 架构处理器：多核结构，每个核4个（i3、5、7系列6个 ）超标量指令流水线。
主要特点:
（3) 4/6个超标量
微机原理与接口技术》复习要点
本课程讲授的主要章节有:
第1章、第2章、第5章、第6章、第7章、第8章，第10章、第11章和第12章，第3和第4章在于应用之中（编程基础）。 重点章节：第2章、第5章、第6章、第7章和第10章。 第一部分内容回顾 第2章处理器 2.1 微处理器概述
一、微处理器的性能指标
（1） 功耗＝动态电容×电压×电流×频率
（2） 性能＝核心频率×每个周期执行指令的条数 理解性能与功耗公式的含义，能回答相关问题 二、处理器的几种工作方式
1. Intel微处理器具有的工作方式：
实地址方式、保护地址方式、虚拟８６方式、系统管理方式及IA-32E方式。 2. 不同处理器具有的工作方式 （1）8086/8088仅实地址方式
（2）80286：实地址方式、保护地址方式
（3）80386/486：实地址方式、保护地址方式、虚拟８６方式
（4）Pentium～Pentium 4：实地址方式、保护地址方式、虚拟８６方式、系统管理方式
（5）Cure 系列：实地址方式、保护地址方式、虚拟８６方式、系统管理方式、IA-32E方式（支持64位操作）
3. 不同模式之间的切换方法：会有汇编语言程序在实地址方式和保护地址方式间来切换
实地址 方式 PE=1 SMI 复位或RSM指令 复位或PE=0 SMI RSM PG=1,LMA=1 保护 系统管理 方式 SMI 复位方式 LMA=0 四、Pentium总线时序
VM=1 方式 VM=0 IA-32E方式 SMI RSM RSM 虚拟86 指
3
2012级《微机原理及接口技术》课程复习提要2014-2015上学期 考试时间2015.1.13晚上18:30～20:30
CLK A31-A3 T1 T2 T1 T2 CLK A31-A3 T1 T2 T2 T2 T2 T1 ADS W/R D63-D0ta BRDY ADS W/R D63-D0ta BRDY (a) 非流水线方式下读总线时序 (b) 4个64位数据读猝发周期总线时序
图2.32 Pentium处理器读总线周期
五、P6～Cure总线时序
BCLK A35～A3 ADS 寻址阶段 T1 T2 T2 数据阶段 T2 T2 T1 地址 状态：A15-A8产生体选择信号BE7-BE0 REQ[4:0] D63-D0ta DRDY DBSY P6到Core 2 Due基本的时序周期
2.5对存储器管理概述
一、物理地址空间及虚拟地址空间 物理地址空间=2虚拟地址空间=2
地址线条数
，如386：232=4GB
索引位数
*2*段大小=214*最大段
2.6 实地址方式物理地址
实方式下的物理地址＝段地址*16+偏移地址
2.7 保护方式下（分段、段页）物理地址求法*
要求掌握32位4KB页转换（其它类型的页转换不要求） 所以重点是如何找段描述符和页相关项,能定义段描述符
段描述符格式 31…………………24 23 22 21 段基址（B31-B24） 20 19……16 访问权字节 15 14 13 12 S 11 10 9 Type 8 7………………0 A 段基址(B23-B16) 4 0 G D/B 0 AVL 段界(L19-L16) P DPL 段基址（B15-B0） 段界(L15-L0)
注意Type三个位的含义！
位3—E（Excutable）：E=0为数据段描述符，E=1为代码段描述符。 位2—ED（Expansion Direction）：数据段描述符用，ED=0向上生长段，要求偏移量小于等于段限，ED=1向下生长段，段偏移量应大于段限。
位2—C（Conforming）：代码段用，C=0 忽略描述符特权级，C=1描述符特权级有效。 位1—W（Write）：数据段用，W=1数据可以写入，W=0不能写入。 位1—R（Read）：代码段用，R=1代码段可以读，R=0不能读。
4
2012级《微机原理及接口技术》课程复习提要2014-2015上学期 考试时间2015.1.13晚上18:30～20:30
一、由逻辑地址到线性地址的转换
48位（80位）逻辑地址[段选择子：段内偏移地址] …………………………………0 15………………3 2 1 0 31(63) 13位索引 TI RPL Offset 32位(64位)段内偏移量 13位 注：括号内为IA-32E×8（16） 描述符表 段基址 段描述符的64位模式所有 + 描述符表 基地址段描述符地址 + 线性地址 31(63)………………………0
二、由线性地址到物理地址的转换：通过两次页的变换得到
页转换示意图 DIR(10位页目录索32位线性地址 Table(10位页表索引) Offset (12位页内偏移量) 10位 ×4 页目录表 页表 12位 物理地址31……………………22 21 ……………………12 11……………………3 2 10 10位 ×4 + 1个 页表项 页表基地址 + 主存储器 4KB + CR3 页目录项地址 1个 页基地址 1K×1K=1M页 页目录项页目录表基地址 因此共可寻址1M×4KB=4GB
第5章 存储器 一、存储器性能指标
1. 存储器容量及引脚关系：存储容量V与m、n之间的关系为：V=2m×n
掌握存储芯片容量与引脚的关系：特别注意DRAM引脚与容量与其它芯片的不同 2. 存储器带宽：带宽=存储器总线频率×数据宽度/8 （单位：字节/S）
二、半导体存储器基本原理
1. SRAM：双稳态触发器两个稳定状态记录信息
2. DRAM：MOS（场效）管极间电容充放电存放信息。
3. 掩膜ROM：字线与位线间是否跨接MOS管来决定信息0和1。 4. PROM：开关管与位数间的熔丝是否熔断决定信息0和1。
5. EPROM：根据FAMOS管浮置栅是否有足够的电荷积累存储信息。 6. FRAM：靠铁电晶体构成的铁电电容存储信息的。
三、掌握存储器扩展方法
1. 2.
地址译码方法：会根据电路求地址或根据地址要求画译码电路（门电路及译码器自行选择） 扩展容量地址求法：已知一个地址（首地址或末地址）和容量，求另一个地址。
5