的解码过程。这个算法提供了优秀音质, 且延时很小。但是它要求处理器有强大的运算和处理能力, 而先进的定点运算数字信号处理器正好能满足这个要求。
对于语音处理来说, 压缩倍率越高, 编码算法也越复杂, 实时压缩就不可能用逻辑电路实现, 也不会用体积大、速度慢、成本高的微机实现。而DSP 就是一种合适的选择。利用DSP开发嵌入式的语音编解码系统正是当前研究的热点之一, 在网络会议、语音通信、监控系统等领域中都是重要的组成部分。DSP的使用不仅为语音压缩算法的应用提供了广阔的前景, 而且使系统的设计变得简单, 可靠性也大为提高。
3.2 软件无线电
软件无线电是一种新的无线通信技术, 它的基本思想就是以一个通用、标准、模块化的硬件平台为依托, 通过软件编程来实现无线电的各种功能, 从基于硬件、面向用途的电台设计方案中解放出来。功能的软件化势必减少功能单一、灵活性差的硬件电路, 尤其是减少模拟环节, 把数字化处理尽可能地靠近射频天线,建立一个具有“A /D—DSP—D /A”模型的、通用的、开放的硬件平台, 在这个硬件平台上尽量利用软件技术来实现电台的各种功能模块, 系统的升级是通过软件来实现的。
宽带 \\ 多频段在线 射频部分 A/D/A 变换器 上\\下数字变频器 高速处理段 高速 DSP 专用 可编 程处 理器 低速DSP 计算机网络数字信号 天线射频段 低速处理段
图4 软件无线电结构
图4给出了典型的软件无线电结构框图。图中天线、多频段变换器、含有A /D和D /A 变换器的芯片以及片上通用处理器和存储器等部分, 可以有效地实现无线电台功能及其所需的接口功能。软件无线电中关键的技术就是高性能的A /D、D /A 变换器和以DSP为核心的实时信号处理器, 它对DSP的实时性有很高
的要求。
软件无线电系统的工作过程是在射频或中频对接收信号进行数字化, 通过软件编程来灵活地实现各种宽带数字滤波、直接数字频率合成、数字下变频、调制解调、差错编码、信令控制、信源编码及加解密功能。在接收时, 来自天线的信号经过RF处理和变换, 由宽带A /D数字化, 然后通过可编程数字信号处理模块实现所需的各种信号处理, 并将处理后的数据送至多功能用户终端; 同样, 在发送时, 通过类似接收信号处理的流程将数据通过天线发射出去。
软件无线电在通信中,特别是在第3代移动通信中的应用越来越成为研究的焦点。例如在欧洲的ACIS(先进的通信技术与业务)计划中,有多项计划是将软件无线电技术应用在第3代移动通信系统中。美国也正在研究基于软件无线电的第3代移动通信系统的多频带多带宽式手机与基站，使得软件无线电设备升级的成本大幅度降低。同时，软件无线电技术与计算机技术正在不断融合，为第3代移动通信系统提供了良好的用户界面。
DSP的硬件技术及其算法正是实现软件无线电的关键所在。软件无线电系统的灵活性、开放性和兼容性等特点主要是通过以信号处理器为中心的通用硬件平台及软件来实现的。它主要完成电台内部数据处理、调制解调和编码解码等工作。由于电台内部数据流大，进行滤波、变频等处理运算次数多，必须采用高速、实时、并行的数字信号处理器模块或专用集成电路才能达到要求。要完成这么艰巨的任务,必须要求硬件处理速度不断增加, 芯片容量扩大，同时要求算法进行针对处理器的优化和改进。这2个方面要求的不断提高将是数字信号处理技术发展的不懈动力。只有这样, 才能实现电台内部软件的高速运行和多种功能的灵活切换和控制。软件的实现方式一般采用DSP器件来实现和现场可编程门阵列(FPGA)来实现数字信号处理两种。
在芯片速度条件的限制下, 对数字信号处理器的速度要求非常高, 利用更高速度的DSP芯片组进行并行处理。各个芯片厂商正在努力提高芯片的处理速度, 利用多种并行处理、流水线、专用硬件结构来提高芯片的数据处理能力。如德州仪器(TI)最近推出基于TMS320C64x内核的最新款DSP--TMS320C6418。该产品可为电信、软件无线电广播、地面与卫星广播系统应用提供定制化的性能、存储、外设及价格的最佳组合。该产品采用512k的二级存储(L2内存)、Viterbi协处理
器(VCP)以及峰值性能高达每秒2400个16位百万级乘法累加器(MMAC)或每秒4800个8位MMAC。VCP在该产品的实时性能上扮演着重要的角色, 可减轻内核的负担, 在软件无线电应用中, Viterbi解码器减轻了将近30% 的DSP处理任务。
对于一些固定功能的模块如滤波器、下变频器等,可以用具有可编程能力的专用芯片来实现, 而且这种芯片的速度要高于通用DSP芯片。例如用FPGA(现场可编程门阵列)就可以同时满足速度和灵活性的要求, 支持软件无线电中的动态系统设置的功能。通常来说系统的分配方式是: 计算密集型的部分在DSP内部完成;功能相对固定的部分由FPGA 来完成。
软件无线电的硬件平台应该是一种通用的平台。它可能对某种特定的通信系统不具有最高的效率, 但是它的开放性和伸缩性使其可以适应多种无线通信系统, 并且可以灵活地进行增减和修改, 所以其硬件必将采用总线式的结构。工业控制总线的总线标准很多,比如ISA, PCI, EISA, VESA, VME等等。在目前的数字信号处理和工业控制中用得较多的VME总线, 是针对多处理器系统设计的, 其数据宽度为32bit,地址线共有32根, 地址空间有4G, 总线带宽为几十MHz, 已经被广泛用于工业控制之中。图5给出一种基于VME总线结构的软件无线电硬件系统框图。
语音输入 放大 滤波 A/D DSP 语音输入 放大 滤波 D/A
图 5 基于VME软件无线电硬件系统
理想的软件无线电需要对射频频带宽度的采样数据进行数据处理, 对DSP的运算能力及数据通信能力有极高的要求, 但现今的DSP难以满足。即使对中频进行滤波、变频等处理就需要每秒几百甚至上千兆次的运算速度和几十至几百兆bit/s的I/O速度, 目前必须采用高速并行的DSP多处理器模块或专用的集成电路, 才能达到要求。这就需要通过改进DSP的体系结构来提高它的处理能力。 3.3 GPS系统
GSP是由美国开发的以接收导航卫星信号为基础的非自主式导航定位系统。这个系统向有适当接收设备的全球用户提供精确、连续的二维位置和速度信息,以及世界协调时(UTC)。被广泛运用于各种军事、经济领域。伴随着GPS技术在各个领域的推广和普及应用。接收机的小型化、智能化和满足用户需求的算法研究都十分必要。
全球定位系统主要有二个部分组成，卫里星座、地面控制/监视网络和用户接收设备。所需的接受设备各异。它主要包括GPS接收机及其天线、处理器、输入3输出(13O)以及一个电源。在GPS应用中常需要对接收机采集的数据进行再处理，或是利用GPS接收机提供的某些信息进行某行业内的开发。DSP小体积、高速度、低功耗高可靠性的特点。适合对高复杂性的GPS信号的实时处理。利用其与OEM板构成的户信息系统。不仅很好地满足GPS信号处理的实时性和高复杂性。并且由于DSP强大的数据处理能力，系统还可以进行进一步的功能扩展。
四、DSP应用的未来发展趋势
随着VLSI的高速发展，在价格不断下降的同时,DSP芯片也向着更高速更稳定的方向发展，根据TI公司的最新新闻，TI日前推出三款720MHz的新型DSP,超过了TI之前600MHz的性能记录。这些基于TI数字信号处理技术的新型DSP增加了多通进密度和带宽，增强了多功能灵活性，以实现更高的帧速率与更佳的分辨率。这些基于TMS320C64×DSP核心的720MHzDSP均采用TI先进的0.13微米铜工艺技术，包括1MB的片上高速存储器以及可加速实时数据应用与处理的高速外设。720MHz C6414DSP的64通道增强型直接内存存取(EDMA)控制器可提供管理系统存储器中每秒千兆字节数据传输的输入/翰出效率。此外，这三款多通道缓冲串行口(McBSP)的第一款均能支持128时分多路复用(TMD)信道以及AC97与IIS音频接口。
但是，世界上没有完美的处理器，DSP也不是万能的，它也需要随应用需求的变化而变化，总的说来，DSP芯片的发展有以下几个趋势。
4.1 SoC 化
SoC(System on Chip)技术是一种高度集成化、固件化的系统集成技术。使用SOC技术设计系统的核心思想，就是要把整个应用电子系统全部集成在一个芯
片中。
缩小DSP 芯片尺寸始终是DSP 的技术发展方向。当前的DSP多数基于RISC（精简指令集计算）结构，这种结构的优点是尺寸小、功耗低、性能高。各DSP 厂商纷纷采用新工艺，改进DSP芯核，并将几个DSP芯核、MPU芯核、专用处理单元、外围电路单元、存储单元统统集成在一个芯片上，成为DSP 系统级集成电路。TI公司的TMS320C80代表当今DSP领域中的最高水平，它在一块芯片上集成了4个DSP、1个RISC处理器、1个传输控制器、2个视频控制器。这样的芯片通常称之为MVP（多媒体视频处理器）。它可支持各种图像规格和各种算法，功能相当强。
4.2 高性能化
在数据量飞速提高的同时，更高的运行速度是未来DSP的必然要求和趋势，从来没有越发展运行速度越缓慢的可能。从我们的计算机，消费类数字产品等方面来看，更高的性能是必然的趋势。
DSP运算速度的提高，主要依靠新工艺改进芯片结构。DSP的处理性能按照摩尔定律在飞速提高，双核乃至六核使DSP的性能轻松实现翻番。目前，TI的TM320C6X 芯片由于采用VLIW（Very Long Instruction Word 超长指令字）结构设计，其处理速度已高达2000MIPS。TMS320C55xTM DSP 系列C55xTM DSP 内核可以为高达600 MIPS 的性能提供300 MHz 时钟频率。当前DSP器件大都采用0.5μm--0.35μmCMOS 工艺，按照CMOS的发展趋势，DSP的运算速度再提高100倍（达到1600GIPS）是完全有可能。
4.3 多核化
在多核故事不断上演的今天，DSP同样也在向多核转变，特别是面向高速、高密度数据处理应用。多核DSP是面向高性能嵌入式应用而出现的一类CMP。它在单个芯片内集成了多个DSP 核和其他类型的处理器核。相比单核DSP，多核DSP 具有更强的并行处理能力、更优化的功耗管理方法、更方便的编程和调试手段，将成为今后高性能嵌入式应用的核心器件。
据ITRS预测，到2011年，一个芯片上可以集成的晶体管数目将达到32亿个，工艺尺寸则将缩d,N 22 纳米。因此，构建64核以上的大规模异构多核DSP已经具备了足够的物理基础。但是，多核DSP的设计绝不是多个DSP内核的简