1.17
假设高速缓存Cache 工作速度为主存的5倍，且Cache被访问命中的概率为90%，则采用Cache后，能使整个存储系统获得多高的加速比？ 解：
To1 ?FeTn(1?Fe)?Se15Sn???3.57
0.91.41?0.9?5Sn?
1.18
设计指令存储器有两种不同方案：一是采用价格较贵的高速存储器芯片，另一是采用价格便宜的低速存储芯片。采用后一方案时，用同样的经费可使存储器总线带宽加倍，从而每隔2个时钟周期就可取出2条指令（每条指令为单字长32位）；而采用前一方案时，每个时钟周期存储器总线仅取出1条单字长指令。由于访存空间局部性原理，当取出2个指令字时，通常这2个指令字都要使用，但仍有25%的时钟周期中，取出的2个指令字中仅有1个指令字是有用的。试问采用这两种实现方案所构成的存储器带宽为多少？ 解：
21
方案一：采用高速缓冲存储器，使每个时钟周期存储器总线取出1条指令，则 存储器带宽=1字/时钟周期=32位/时钟周期
方案二：使存储器总线带宽加倍，从而每隔2个时钟周期就可取出2条指令（每条指令为单字长32位），但仍有25%的时钟周期中，取出的2个指令字中仅有1个指令字是有用的，则
实际带宽?
25%?1?75%?2?0.875字/时钟周期
21.19
用一台40MHz处理机执行标准测试程序，它含的混合指令数和相应所需的时钟周期数如下： 指令类型 指令数 时钟周期数 整数运算 45000 1 数据传送 32000 2 浮点 15000 2 控制传送 8000 2
求有效CPI、MIPS速率和程序的执行时间。
22
f?40?106IC??Ii?45000?32000?15000?8000?100000i?144有效CPI??CPIi?Ii/IC?i?145000?1?32000?2?15000?2?8000?2?1.55
100000f40?10640MIPS????25.806
CPI?1061.55?1061.55IC105T???0.003875（秒） 640MIPS?10?1061.55T?CPI?IC???1.55?100000?
1?0.003875s 640?101.20
某工作站采用时钟频率为15MHz、处理速率为10MIPS的处理机来执行一个已知混合程序。假定每次存储器存取为1周期延迟、试问：
23
(a) 此计算机的有效CPI是多少？ (b) 假定将处理机的时钟提高到30MHz，但存储器子系统速率不变。这样，每次存储器存取需要两个时钟周期。如果30%指令每条只需要一次存储存取，而另外5%每条需要两次存储存取，还假定已知混合程序的指令数不变，并与原工作站兼容，试求改进后的处理机性能。 解：(a) f==15MHz , MIPS=10, 每次存取时间为2个时钟周期
CPI?fMIPS?106?15?106有效10?106?1.5
(b)f?30MHz,存储系统的速率不变，但每次存取为2个时钟周期 30%指令每条只需要一次存储存取，改进前共需1周期，改进后共需2周期而另外5%每条需要两次存储存取，改进前共需2周期，改进后共需4周期
CPI新?CPI原?30%?（2?1）?5%?（4?2）?1.9MIPS?fCPI?106?30?1061.9?106?15.8
Sn?T原ICT??CPI原??原??1.5?30?1.58新IC?CPI新?新1.9?15 24
1.21
假设在一台40MHz处理机上运行200000条指令的目标代码，程序主要由四种指令组成。根据程序跟踪实验结果，已知指令混合比和每种指令所需的指令数如下： 指令类型 CPI 指令混合比 算术和逻辑 1 60% 高速缓存命中的加载/存储 2 18% 转移 4 12% 高速缓存缺失的存储器访问 8 10%
(a) 计算在单处理机上用上述跟踪数据运行程序的平均CPI (b) 根据(a)所得CPI，计算相应的MIPS速率。 解：
nCPI??(CPIIii?iIC) ?1(1)CPI?1?0.6?2?0.18?4?0.12?8?0.1?2.24
(2)MIPS?f40?106CPI?106?2.24?106?17.86
25