信阳师范学院物理电子工程学院教案 微型计算机原理及应用
电位，则左边与门被阻塞而右边与门可让X0通过，这样Q0的既存数据不再受到自锁，而X0可以到达D0端。只要CLK的正前沿一到达，X0即被送到Q0去，这时就叫做装入(LOAD)。一旦装入之后，L端又降至低电平，则利用左边的与门，X0就能自锁而稳定地存在Q0中。
图2.14 可控缓冲寄存器
要记住，以后我们一提到“L门”，大家就要想到图2.13的电路结构及其作用：高电平时使数据装入，低电平时，数据自锁在其中。
对于多位的寄存器，每位各自有一套如图2.13一样的电路。不过只用一个非门，并且只有一个LOAD输入端，如图2.14所示。
可控缓冲寄存器的符号一般画成图2.15那样，LOAD为其控制门，而CLR为高电平时则可用以清除，使其中各位变为0。
图2.15 可控缓冲寄存器的符号
2.3.2 移位寄存器
移位寄存器(shifting register)能将其所存储的数据逐位向左或向右移动，以达到计算机在运行过程中所需的功能，例如用来判断最左边的位是0或1等。电路原理图如图2.16所示。
第 6 页
信阳师范学院物理电子工程学院教案 微型计算机原理及应用
图2.16 移位寄存器简化原理图
左移寄存器如图2.16(a)所示，当Din=1而送至最右边的第1位时，D0即为1，当CLK的正前沿到达时，Q0即等于1。同时第2位的D1也等于1。当CLK第2个正前沿到达时，Q1也等于1。结果可得下列的左移过程：
CLK前沿未到 Q=Q3Q2Q1Q0=0000 第1前沿来到 Q=0001 第2前沿来到 Q=0011 第3前沿来到 Q=0111 第4前沿来到 Q=1111
第5前沿来到，如此时Din仍为1，则Q不变，仍为1111。 当Q=1111之后，改变Din，使Din=0，则结果将是把0逐位左移： 第1前沿来到 Q=1110 第2前沿来到 Q=1100 第3前沿来到 Q=1000 第4前沿来到 Q=0000
由此可见，在左移寄存器中，每个时钟脉冲都要把所储存的各位向左移动一个数位。 右移寄存器如图2.16(b)所示。图2.16(b)与图2.16(a)之差别仅在于各位的接法不同，而且输入数据Din是加到左边第1位的输入端D3。根据上面的分析，当Din=1时，随着时钟脉冲而逐步位移是这样的：
CLK前沿未到Q=0000 第1前沿来到Q=1000 第2前沿来到Q=1100 第3前沿来到Q=1110 第4前沿来到Q=1111
由此可见，在右移寄存器中，每个时钟脉冲都要把所存储的各位向右移动一个位置。 可控移位寄存器：和缓冲寄存器一样，在整机运行中，移位寄存器也需要另有控制电路，以保证其在适当时机才参与协调工作。这个电路也和图2.13一样，只要在每一位的电路上
第 7 页
信阳师范学院物理电子工程学院教案 微型计算机原理及应用
增加一个这样的LOAD门(L门)即可以达到控制的目的。
可控移位寄存器的符号如图2.17所示，其中新出现的符号的意义是： SHL——左移(shift to the left) SHR——右移(shift to the right)
图2.17可控移位寄存器的符号
2.3.3 计数器
计数器(counter)也是由若干个触发器组成的寄存器，它的特点是能够把存储在其中的数字加1。
计数器的种类很多，有行波计数器、同步计数器、环形计数器和程序计数器等。 (1) 行波计数器(travelling wave counter) 的特点是：第1个时钟脉冲促使其最低有效位(least significant bit,LSB)加1，由0变1。第2个时钟脉冲促使最低有效位由1变0，同时推动第2位，使其由0变1。同理，第2位由1变0时又去推动第3位，使其由0变1，这样有如水波前进一样逐位进位下去。图2.18就是由JK触发器组成的行波计数器的工作原理图。
图2.18中的各位的J，K输入端都是悬浮的，这相当于J，K端都是置1的状态，亦即是各位都处于准备翻转的状态。只要时钟脉冲边缘一到，最右边的触发器就会翻转，即Q由0转为1或由1转为0。各位的JK触发器的时钟脉冲输入端都带有一个“气泡”，这表示是串有一个反相门(非门)，这样，只有时钟脉冲的后沿(产生负的尖峰电压)才能为其所接受。因此，可得计数步骤如下：
图2.18行波计数器的工作原理图
开始时使CLR由高电位变至低电位(这也是由于有“气泡”在CLR输入端之故)，则计数器全部清除，所以：Q=Q3Q2Q1Q0=0000
第1时钟后沿到Q=0001
此Q0由低电位(0)升至高电位(1)，产生的是电位上升的变化，由于有“气泡”在第2位的时钟脉冲输入端，所以第2个触发器不会翻转，必须在Q0由1降为0时才会翻转。接
第 8 页
信阳师范学院物理电子工程学院教案 微型计算机原理及应用
着：
第2时钟后沿到Q=0010 第3时钟后沿到Q=0011 第4时钟后沿到Q=0100 第5时钟后沿到Q=0101 第6时钟后沿到Q=0110 第7时钟后沿到Q=0111 第8时钟后沿到Q=1000 ????
第15时钟后沿到Q=1111 第16时钟后沿到Q=0000
在第16个时钟脉冲到时，计数器复位至0，因此这个计数器可以计由0至15的数。如
图2.19 可控计数器的电路原理图
果要计的数更多，就需要更多的位，即更多的JK触发器来组成计数器。如8位计数器可计由0至255的数，12位计数器可计由0至4 095的数，16位则可计由0至65 535的数。图2.19是可控计数器的电路原理图。
图2.18中的J，K输入端是悬浮的，所以每次时钟脉冲到时，它都要翻转一次。图2.19中的各个J，K输入端连在一起引出来，由计数控制端COUNT的电位信号来控制。当COUNT为高电位时，JK触发器才有翻转的可能。当COUNT为低电位时就不可能翻转。图2.20是这种计数器的符号。
图2.20 可控计数器的符号
(2) 同步计数器(synchronous counter)， 行波计数器的工作原理是在时钟边缘到来时开始计数，由右边第一位(LSB)开始，如有进位的话则要一位一位的推进。而每一位触发器都需要建立时间tp(tp约为10纳秒)。如果是16位的计数器，则最大可能的计一个数的时间为160纳秒，这就显得太慢了。
同步计数器是将时钟脉冲同时加到各位的触发器的时钟输入端，而将前一位的输出端(Q)接到下一位的JK端去。这样可以使计数器计数时间只相当于一个触发器的建立时间tp，所
第 9 页
信阳师范学院物理电子工程学院教案 微型计算机原理及应用
以同步计数器在很多微型机中常被使用。为了避免初学者陷到电路分析中去，这里就不介绍具体线路了。
(3) 环形计数器(ring counter)也是由若干个触发器组成的。不过，环形计数器与上述计数器不一样，它只是仅有唯一的一个位为高电位，即只有一位为1，其他各位为0。图2.21是由D触发器组成环形计数器的电路原理图。
图2.21 环形计数器的电路原理图
当CLR端有高电位输入时，除右边第1位(LSB)外，其他各位全被置0(因清除电位CLR都接至它们的CLR端)，而右边第1位则被置1(因清除电位CLR被引至其PR端)。这就是说，开始时Q0=1，而Q1，Q2，Q3全为0。因此，D1也等于1，而D0=Q3=0。在时钟脉冲正边缘来到时，则Q0=0，而Q1=1，其他各位仍为0。第2个时钟脉冲前沿来到时，Q0=0，Q1=0，而Q2=1，Q3仍=0。这样，随着时钟脉冲而各位轮流置1，并且是在最后一位(左边第1位)置1之后又回到右边第1位，这就形成环形置位，所以称为环形计数器。环形计数器的符号如图2.22所示。
图2.22 环形计数器的符号
环形计数器不是用来计数用，而是用来发出顺序控制信号的，这在计算机的控制器中是一个很重要的部件。
(4) 程序计数器(program counter) 也是一个行波计数器(也可用同步计数器)。不过它不但可以从0开始计数，也可以将外来的数装入其中，这就需要一个COUNT输入端，也要有一个LOAD门，程序计数器的符号如图2.23所示。
2.23 程序计数器的符号
2.3.4 累加器
累加器也是一个由多个触发器组成的多位寄存器，累加器的英文为accumulator，译作累加器，似乎容易产生误解，以为是在其中进行算术加法运算。其实它不进行加法运算，而
第 10 页