W25q16 SPI_INTERFAC FIFO_DATA INTERFACE (FIFO) Falling clk Fifo_wr_data [7:0] Miso0 Fifo_wr_en Miso1 Fifo_rd_en Miso2 Fifo_rd_data[7:0] Miso3 Wr_data [7:0] Cs_b DATA_GEN Wd_addr [23:0] Rst_n Wr_ready Rd_en Wr_en Spi_df WR_FLOW state Flaling_clk done
4.状态转移图
RST_STATE IDLE TX_CMD WAIT1 TX_ERASE TX_ERASE WAIT2 TX_REG TX_PRO TX_DATA TX_ADDR TX_PRO
利用w25q16的基于fpga的四通道读写数据参考，下载与xilinx ，spartan-6中验证过。 如有需要源代码的，可以联系楼主哈。