用同样的方法将电阻等无源器件加入到结构中。
1.2.2.4 连接结构体
PCB论坛网站 x\ i; G- j+ y: |2 h
PCB论坛网站|PCB layout设计高速PC设计SI|PI|EMC仿真设计8 N# x) {! q9 y* B0 i' A' ^
用鼠标在结构体的端点（焊盘处），拖曳进行画线，完成仿真拓扑图。（图8.10）
图8.10 最后完成的拓扑结构图 1.2.2.5 设置驱动源波形
PCB论坛网站% b6 l* C# n+ d) PCB论坛网站|PCB layout设计高速PC设计SI|PI|EMC仿真设计/ D; l. `\, N _6 s) d
www.eda365.com;点击结构体中驱动结构模块（点击模块上方标注文字，红色箭头处），出现激励设置窗口，在这里进行驱动波形的设置。
@* C$ o' E4 ^% j1 J! ?6 a2 `
第十章 仿真以及更改不同的电路条件重复仿真
点击图8.10 箭头之处可进入相应的参数编辑窗口（红色箭头是设置驱动波形的地方），通过修改结构体参数，可进行重复
仿真、分析。
运行Analyze 中Simulate 进行仿真（或者使用图标）结果如下图：
图10.1 仿真结果图形 第十一章 仿真结果分析
PC论坛网站|PCB layout设计高速PCB设计SI|PI|EM仿真设计; K& e7 k: b( J3 O5 D
EDA365论坛+ X6 z, `* X1 H0 l/ \\: w* [
PCB论坛网站|PCB layout设计高速PCB设计|SI|PI|EMC仿真设计; r' v) e% x( l\ j+ \\
www.eda365.com' e* ?: A n* T A6 B+ g D6 }/ 图11.1 仿真结果显示
仿真结果在图8.10 下面的信息窗口显示出来如上图
SIM ID(模拟的次数) diver(驱动端)
www.eda365.com* j8 V8 D& A1 I& v2 I! v: O
receiver(接收端) cycle(仿真的周期)
www.eda365.com8 X6 }% ?, }8 [* p+ x# V- b: n# c' FTS MODE（仿真模式） monotonic（单调性）
8 n1 [ Q! `5 Z9 d1 }
Noise Margin(噪声裕量) overshoothigh(上过冲)
overshootlow(下过冲) PropDelay(传输延迟，驱动端到接收端)
switch delay(开关延迟) settle delay（建立时间）
可以对照信号波形图一起进行分析，一般要求噪声裕量足够大，上冲和下冲不要超过规定电压，没有明显的振铃现象，波形没有严重失真等等，但对于不同的电路，有时对于传输延迟时间的长短，或者上升时间的快慢有特别的要求，这也是具体进
行仿真分析时要注意的地方。第十二章 电气约束规则的定义
4 U+ R2 r5 |/ p. J! H! u
PCB论坛网站7 |7 J8 _! H/ L/ V& v/ L
经过仿真，基本可以找出最佳的阻抗匹配及布线长度的要求。此时，我们可以产生电气规则，以约束下一步的布局布线。其大致的操作是：在Sigxplore 的set 下拉菜单下选择constraints。然后即可根据需要定义各项规则，并可在Existing Rules
窗口里确认规则是否成功加入。 规则定义完成之后，需点击update SQ
快捷键将规则反馈到SpecctrQuest。