数字电路与逻辑设计实验报告
c)结果分析及结论
可看得出逻辑关系正确，符合以下真值表，功能仿真没有延迟。
三态门仿真图中当enable为1时，datain与dataout 同步变化，而当enable为0是，无论输入是什么，输出为一条粗黑线，说明输出的是高阻态，进一步说明使能端对低电平有效。
OC仿真图中，当datain为0时，dataout 也为0，当datain为1时，输出高阻态。可知仿真图正确符合逻辑关系。 3、时序仿真
a) 时序仿真过程
选择菜单Assignments->Settings命令，弹出的仿真设计对话框，点击Simulator Settings选项后，在右侧的Simulator mode下拉列表中选择Timing,其他按默认设臵，单击OK按钮完成设臵。 b) 仿真结果； 三态门：
OC门：
c)结果分析及结论
时序仿真输出和输出都有加入一定的延迟。 4、电路逻辑图 三态门：
第 6 页 共 8 页
数字电路与逻辑设计实验报告
OC门：
5、Programming芯片编程 a) 芯片编程过程
调节管脚所连的二极管开关，可以控制二极管的亮与不亮，然后观察出现的情况。 1、三态门管脚分配如下：
2、OC门管脚分配如下：
b) 编程芯片FPGA验证结果： 1、三态门：
2、OC门：
第 7 页 共 8 页
数字电路与逻辑设计实验报告
c)结果分析与结论
1、三态门：只有当enable和d_in所接二极管都亮时亮时，d_out所接二极管才亮；其余情况d_out所接二极管都不亮。
2、不管d_in所接二极管亮与否，d_out所接二极管均不亮。
六、实验结论
实验概括结论：三态门和OC门都有共同的有别于逻辑1和逻辑0的第三种输出值高阻态。三态门比普通的缓冲器多了一个使能输入EN,有四种不同的输入，但只有两种输出结果。在了解三态门和OC门的工作原理后，能较快运用VHDL语言和逻辑门实现编译、仿真和编程。
实验的心得：通过实验对QuartusII软件的操作有了进一步的了解，实行编译，仿真，编程操作都比较熟练。这次又认识了两种逻辑电路，三态门和OC门，对它们的电路结构，代码，仿真图以及编程芯片都有了较好的了解。用逻辑图和VHDL设计逻辑门，逻辑门相对比较简单，VHDL语言的语法比较麻烦，一个标点符号也不允许错，相当严格。
第 8 页 共 8 页