各引脚功能介绍：
40只引脚按功能分为3类：电源及时钟引脚、控制引脚、I/O口引脚。 1. 电源及时钟引脚 1) 电源引脚
（1）Vcc（40脚）：+5V电源； （2）Vss（20脚）：接地。 2) 时钟引脚
（1）XTAL1（19脚）：接外部晶体，如果采用外接振荡器时，振荡器的输出应接到此引脚上。
（2）XTAL2（18脚）：接外部晶体的另一端或采用外接振荡器时悬空。 2. 控制引脚
提供控制信号，有的引脚还具有复用功能。 (1) RST/VPD(9脚)：复位与备用电源。
(2) EA*/VPP(Enable Address/Voltage Pulse of Programing，31脚) EA*：为内外程序存储器选择控制端。
EA*=1，访问片内程序存储器，但在PC（程序计数器）值超过0FFFH（对于8051、8751）时，即超出片内程序存储器的4K字节地址范围时，将自动转向执行外部程序存储器内的程序。
EA*=0，单片机则只访问外部程序存储器。
VPP：本引脚的第二功能。用于施加编程电压（例如+21V或+12V）。对AT89C51，加在VPP脚的编程电压为+12V或+5V。
(3) ALE/PROG*（30脚）：
第一功能:ALE为地址锁存允许，可驱动8个LS型TTL负载。 第二功能:PROG*为编程脉冲输入端。
此外，单片机在运行时，ALE端一直有正脉冲信号输出，此频率为时钟振荡器频率fosc的1/6。
该正脉冲信号可以作时钟源或定时信号使用。注意:每当AT89C51单片机访问外部RAM时（即执行MOVX类指令时），要丢失1个ALE脉冲。因此，严格来说，ALE还不宜作为精确的时钟源或定时信号。
PROG*为该引脚的第二功能，在对片内Flash存储器编程时，此引脚作为编程脉冲输入端。
(4) PSEN*（29脚）：外部程序存储器的读选通信号。在单片机读外部程序存储器时，此引脚输出脉冲的负跳沿作为读外部程序存储器的选通信号。
3. 并行I/O口引脚
(1) P0口：当89C51扩展外部存储器及I/O接口芯片时，P0口作为地址总线
（低8位）及数据总线的分时复用端口，为双向I/O口。当作为低八位地址总线时需外接地址锁存器。
也可作为通用的I/O口使用，但需加上拉电阻，这时为准双向口。当作为普通的I/O输入时，应先向端口的输出锁存器写入1。
(2) P1口：8位准双向I/O口，可驱动4个LS型TTL负载。
(3) P2口：8位准双向I/O口，与地址总线（高8位）复用，可驱动4个LS型TTL负载。
(4) P3口：8位准双向I/O口，双功能复用口，可驱动4个LS型TTL负载。 P3口还可提供第二功能，定义如表2.1所列。
表2.1 P3口第二功能
综上所述，P0口作为地址总线（低8位）及数据总线使用时，为双向口。作为通用的I/O口使用时，为准双向口，这时需加上拉电阻。P1口、P2口、P3口均为准双向口。要特别注意准双向口与双向口的差别。准双向口仅有两个状态。双向口P0口的口线内无固定上拉电阻，为双向三态I/O口。这是由于P0口作为数据总线使用时，必须要有高阻的“悬浮”状态。而准双向I/O口则无需高阻的“悬浮”状态。 2.1.2 单片机最小系统
单片机最小系统,是指用最少的元件组成的单片机可以工作的系统小系统一般应该包括:单片机、晶振电路、复位电路。其电路如图2.1.2所示。
图2.1.2 单片机应用最小系统
2.2 DDS正弦波产生电路
DDS 是直接数字频率合成的简称(即Direct Digital Frequency Synthesize)。直接数字频率合成技术是近年来随着微电子技术的发展而发展起来的。其基本原理是利用采样定理，通过查表法产生波形，是一种全数字化的频率合成器,主要由频率控制寄存器、相位累加器、正弦计算器和参考时钟等部分构成。DDS 频率分辨率高,输出频点多,可达N个频点(N 位相位累加器位数);频率切换速度快,可达us 量级;频率切换时相位连续;可以输出宽带正交信号;输出相位噪声低,对参考频率源的相位噪声有改善作用;可以产生任意波形;全数字化实现,便于集成,体积小,重量轻[7]。
该电路也是信号发生器的主要部分，DDS芯片在单片机的数字信号控制下产生高精度的一定幅度的正弦波，DDS同 DSP（数字信号处理）一样，是一项关键的数字化技术。与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。DDS由于采取的芯片不同会有很多种，但基本原理相同，本系统采用的是由美国AD公司生产的AD9850芯片。
2.2.1 AD9850简介
AD9850 采用先进的CMOS 工艺, 其功耗在3. 3V 供电时仅为155mW , 扩展工业级温度范围为- 40～ 80 ℃, 最大支持时钟频率为125MHz，此时输出的频率分辨率达0.0291Hz，采用28脚SSOP 表面封装形式。AD9850的引脚排列及外围电路如图2.2.1所示：
图2.2.1 AD9850引脚及其外围电路
AD9850 内含可编程DDS 系统和高速比较器,能实现全数字编程控制的频率合成。其组成结构图如图2.2.2 所示：
图2.2.2 AD9850的组成框图
可编程DDS 系统的核心是相位累加器, 它由一个加法器和一个N位相位寄存器组成, N一般为24～32。每来一个外部参考时钟,相位寄存器便以步长M 递加。相位寄存器的输出与相位控制字相加后可输入到正弦查询表地址上。正弦查询表包含一个正弦波周期的数字幅度信息, 每一个地址对应正弦波中0°～360°范围的一个相位点。查询表把输入地址的相位信息映射成正弦波幅度信号, 然后驱动DAC 以输出模拟量。相位寄存器每过2N/M个外部参考时钟后返回到初始状态一次, 相应地正弦查询表每经过一个循环也回到初始位置, 从而使整个DDS 系统输出一个正弦波。输出的正弦波周期TO = Tc2N/ M , 频率fout = Mfc/
2N ,Tc、fc 分别为外部参考时钟的周期和频率[5]。
AD9850 采用32 位的相位累加器将信号截断成14 位输入到正弦查询表,查询表的输出再被截断成10位后输入到DAC , DAC 再输出两个互补的电流。DAC满量程输出电流通过一个外接电阻RSET调节, 调节关系为ISET=32(1.248V/ RSET) , RSET的典型值是3. 9kΩ。将DAC的输出经低通滤波后接到AD9850内部的高速比较器上即可直接输出一个抖动很小的方波。其系统功能如图2.2.3所示。
图2.2.3 AD9850系统功能图
AD9850 在接上精密时钟源和写入频率相位控制字之后就可产生一个频率和相位都可编程控制的模拟正弦波输出, 此正弦波可直接用作频率信号源或经内部的高速比较器转换为方波输出。在125MHz 的时钟下, 32 位的频率控制字可使AD9850 的输出频率分辨率达0. 0291Hz ; 并具有5位相位控制位,而且允许相位按增量180°、90°、45°、22. 5°、11. 25°或这些值的组合进行调整[5]。 2.2.2 AD9850 的控制字与控制时序
AD9850有40位控制字, 32位用于频率控制,5位用于相位控制, 1位用于电源休眠( Power down) 控制, 2位用于选择工作方式。这40位控制字可通过并行方式或串行方式输入到AD9850 ,图2.2.4是控制字并行输入的控制时序图。
图2.2.4 控制字并行输入的时序图
在并行装入方式中,通过8位总线D0－D7将可数据输入到寄存器,在重复5次之后再在FQ-UD上升沿把40位数据从输入寄存器装入到频率/相位数据寄存