常熟理工毕业设计（论文）
TDI，TCK，TMS和TDO连接到JTAG标准的接口，设计的电路由这些构成。
图3-5 JTAG配置的电路
AS的设计电路如图3-6所示，芯片EPCS8在此电路设计中有着无法替代的作用，用一句话说这个芯片就是永远存在无论断电与否，不会丢失。。
图3-6 AS配置电路
3.2 本章小结
本章首先介绍了FPGA硬件开发平台，然后介绍了FPGA核心版原理图，然后逐一介绍了FPGA的组成部分电路，以及它们的作用。
10
常熟理工毕业设计（论文）
4 基于FPGA函数信号发生器的实现
4.1 FPGA及其开发环境的介绍
关于FPGA（现场可编程门阵列）：它是在GAL，PAL可编程器件等产品。 FPGA编程时不会被某些条件所束缚，编写比较灵活，运用到的地方也比较多，对于那些要实现复杂的逻辑功能和最小化系统都可以使用FPGA技术，所以通过FPGA和DDS技术来设计信号发生器是最简单与全面的。
Altera公司的FPGA芯片的产量居世界第一，最主要的三个公司有：Altera公司，Xilinx公司。Altera对可编程逻辑器件制造有着一个比较漫长的历史，世界上一个可编程逻辑器件就是出自此公司，公司不断的努力Altera公司不在提供一套单一的系列，它们开始向更高的领域发展，如今已研发了多个系列的芯片，比如，Cyclone 和Stratix系列。 随着FPGA技术的不断发展，公司也开始不断研究FPGA领域的芯片，并且不断开发，开发环境一直使人们非常烦恼，直到Altera公司推出了Quartus软件作为开发环境，FPGA得到了更广泛的发展，在此软件中可以绘制原理图，编辑程序（Verilog-HDL、AHDL、VHDL），同时保存下来进行编译仿真，通过时序与功能仿真可以得到所预想的结果，如图4-1是FPGA设计流程原理图。
原理图/Verilog-HDL文本编辑综合FPGA引脚配置时序与功能仿真FPGA器件与电路系统FPGA程序下载 图4-1 FPGA的开发设计流程
11
常熟理工毕业设计（论文）
在毕业设计中由于硬件条件的有限，所以只有借助于Quartus软件来实现功能。该软件功能强大，操作方便，主要用于系统的输入电路设计，集成电路，线路布局，时序分析和仿真，系统配置操作，关闭时间，调试和项目管理职能。Quarus II 9.1给出了一些常见的集成模块，如：加法，减法，乘法，股票，存储单元，柜台等模块。在这些模块中编写代码的过程的用户可以在任何时候调用，只要修改设置模块可实现期望的功能性，易用性。此软件的编写语言支持三种分别为Verilog-HDL、VHDL和AHDL，原理图在设计中也涉及得到，电路的设计可以在软件原理图层里绘制，电路的设计可以只通过原理图实现，也可以通过编程语言实现，复杂的电路可以通过简单的编程实现，综上所述，我们也可以通过编程语言和原理图相结合的方法，这样简单明了，让人一目了然，通过此软件可以把以往复杂的电路简单化，节约成本。
4．2 Quartus II软件工程的建立
4.2.1打开 Quartus软件，建立一个空白的工程。 (1) 鼠标双击Quartus II软件图标从而打开软件。
(2) 在软件菜单栏中找到File选项单击向后看选项，选择New Project Wizard选项，其他的选项都保持不变。当看到出现如图4-2的对话框时，开始填写工程所要存储的地方（建议存储在桌面文件夹这样好找），然后给工程进行命名，本次设计命名为 ：“top”。
图4-2工程的路径、名称的选择与设置
12
常熟理工毕业设计（论文）
（3）用鼠标单击：“next”选项接下来会出现如图4-3的对话框，本次设计使用到的是Cyclone III的芯片EP3C5M164C8芯片，其他的选项不改变，单击Next直到完成。
图4-3 选择芯片对话框
4.2.2 新建顶层编辑模块。
（1）单击Quartus图标以打开此软件，在软件的菜单栏里找到file，然后在file里找到Block Diagram-Schematic File选项，如图4-4所示，选择OK，一个顶层模块就生成了。
13
常熟理工毕业设计（论文）
图4-4新建模块文件夹对话框
（2）这个需要先保存的，单击File选项然后找到Save As（保存），把他重命名为“Block 1.bdf”（当然也可以用其他名字）。
（3）鼠标双击刚才建立的顶层模块，我们就可以从库中选择自己所需要的元器件，如图4-5所示
图4-5选择所需的器件
按照上面的介绍，基础的原理图模块都已经建立了，可以生成电路。
14