桂林电子科技大学
FPGA报告
减法器
学院（系）： 电子信息工程系 专 业： 电子信息工程技术 学 号： 学生姓名： 指导教师：
桂林电子科技大学职业技术学院实训报告
目 录
摘要 ..................................................... 2 1 绪论 .................................................. 4 2 课题背景 ............................................... 4 2.1设计任务与要求 ..................................... 4 2.2设计目的 .......................................... 4 3总体设计方案及硬件介绍 .................................. 4 3.1 XC3S200AN_FT256N主要功能 .......................... 4 3.2 方案论证 .......................................... 6 3.2 设计思想 .......................................... 6 3.4 电路框架图 ........................................ 6 3.5 程序流程图 ........................................ 7 4 调试心得 ............................................... 8 5 实训经过 ............................................... 8 6 结论 ................................................... 8 7 个人想法 ............................................... 9 致谢 .................................................... 10 参考文献 ................................................ 11 附件 .................................................... 12
1
桂林电子科技大学职业技术学院实训报告
摘 要
随着基于FPGA技术的发展和应用领域的扩大与深入，FPGA技术在电子信息、通信、自动控制用计算机等领域的重要性日益突出。作为一名电子信息专业的学生，我们必须不断地了解更多的新产品信息，这就更加要求我们对FPGA有个全面的认识。
本次设计的是基于Verilog HDL的矩阵键盘扫描通过数码管显示键值，并且能够实现减法器的基本功能。采用Xilinx ISE 11作为开发工具，Verilog HDL语言作为硬件描述语言，所开发的程序经过调试运行，初步实现了设计目标。
关键词 :FPGA；减法器；
2
桂林电子科技大学职业技术学院实训报告
Abstract
With FPGA-based development and application of technology to expand the field and in-depth, FPGA technology in the electronic information, communications, automatic control with computer and other areas of growing importance. As a student of Electronic Information, we must continue to understand more new product information, which further requires us to have a comprehensive understanding of FPGA.
The design is based on Verilog HDL matrix keyboard scan through the digital pipe display key value, and can realize minus the basic function of skulls. The ISE and Xilinx as development tools, Verilog HDL language as a hardware description language, the development of the program after test and operation, and then realized the design goal.
Key words: FPGA; Skulls reduction;
3
桂林电子科技大学职业技术学院实训报告
1 绪论
随着大规模集成电路技术和EDA技术的迅速发展，使得数字系统的硬件设计如同软件设计那样方便快捷，而Verilog HDL 是当前应用最广泛的并成为IEEE标准的一种硬件描述语言。Verilog HDL是在C语言的基础上演化而来，具有结构清晰、文法简明、功能强大、高速模拟和多库支持等优点。
减法器是一种非常方便的算数工具，它大大的提高了运算效率，使得计算减法的时候能够快速准确的得到答案。
2 课题背景
在高新技术日新月异的今天，科学技术已经成为整个社会发展的源动力，电子领域的发展更是令人目不暇接，在其推动下，现代电子产品几乎渗透了社会的各个领域，遍迹了千家万户，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。
2.1设计任务与要求
本设计主要能够通过4位共阴数码管显示矩阵键盘扫描返回的键值，然后通过程序构成减法器。通过这个基础能够发展成为一个完整的计算器。
2.2设计目的
通过该设计对FPGA系统及Verilog HDL语言要有一个全面的了解、掌握HDL语言的使用方法、掌握简FPGA应用系统软硬件的设计方法，进一步锻炼在FPGA应用方面的实际动手能力。
3总体设计方案及硬件介绍
3.1 XC3S200AN_FT256N主要功能
XC3S200AN_FT256N 板包含了以下主要组件:
● 20 万逻辑闸的Xilinx Spartan-3AN XC3S200AN FPGA 包装为FT256只脚位 (XC3S200AN-4-FT256-C)
. 内含16 个 18K-bit 的Block RAMs (共216K bits)
4