1. 标识符用来定义常数、变量、信号、端口、子程序或参数的名字，掌握标识符的命名规则，重点掌握哪些命名方式是错误的。
2. 编译项目，首先需要为项目指定一个器件系列，该项功能是在哪里设置。 3. 掌握FPGA的使用方法：FPGA必须配上一块（ ），将所有编程信息保存在（）中。每次通电时，首先将（）中的编程信息传到SRAM中，然后才能投入运行。
4. 掌握FPGA和CPLD器件的封装形式，能够判断不属于它们的封装模式。 5. 掌握MAX+PLUS II和Quartus II这两个软件的关系。
6. 知道Graphic Editor file和Waveform Editor file文件分别是做什么用的。 7. 掌握MAXplusII的元件库prim，mf库里有哪些常用的器件。
8. 掌握VHDL程序结构，知道可以分为几部分，哪些是必不可少的，哪些可以没有。
9. 掌握CPLD的定义，掌握它的集成规模，以及Altera公司“可使用门”和晶体管的关系。
10. 掌握EDA的英文全称。
11. 掌握IEEE 1076标准包中定义了几种常用的端口模式，分别是什么。 12. 可编程逻辑器件的分类（可以分为高密度PLD和低密度的PLD，而高密度和低密度PLD又包含哪些）
13. 数据对象(Data Objects)类似于一种容器，它接受不同数据类型的赋值。
数据对象主要有几种，它们的中英文名分别是什么。
14. 掌握 开发项目时FPGA/CPLD的选择标准，对于普通规模且产量不是很大的产品项目，通常使用FPGA还是CPLD?
15. 掌握EDA技术的概念，能写出100字左右的简答。
16. 按仿真电路描述级别的不同，HDL仿真器可以单独或综合完成几种仿真步骤？（简答）
17. 根据下列最简单的PROM电路化简图，写出D、E、F的输出结果，说明简单的原因。
1.输入全编程，输出为0。
18.用VHDL语言IF语句来实现2选1数据选择器。 参考答案
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL;
ENTITY mux2b IS
PORT(d0,d1,sel:IN STD_LOGIC;
Q：OUT STD_LOGIC) ;
END mux2b；
ARCHITECTURE arc OF mux2b IS BEGIN
PROCESS(d0,d1,sel) BEGIN
IF(sel=‘1’)THEN Y<=d1或Q<=d1; ELSE Y<=d0或Q<=d0; END IF;
END PROCESS; END arc;
19．用VHDL设计一个一位二进制全加器的程序。 要求：输入引脚为A,B,CI，输出引脚为SUM，CO。（10分）
参考答案 LIBRARY IEEE；
USE IEEE.STD_LOGIC_1164.ALL； ENTITY adder IS PORT(A,B,CI: IN BIT； SUM,CO: OUT BIT)； END adder；
ARCHITECTURE a OF adder IS BEGIN
sum<=a XOR bXORci； -- 和数
co < = ((a OR b) AND ci) OR (a AND b)； -- 进位 END a ；
20.用VHDL语言来实现3-8译码器 参考答案