在典型应用中，当主路短时间被中断时可以解除锁存保护状态，无需PFC总线电容Cbus放电来解除锁存保护。
一般情况，当VCC电压降至复位电平PFC总线电容Cbus才放电。当快速锁死保护触发后，VINSENSE的内部钳位电路失效（参见7.2.10节）。当VINSENSE电压降到750mV（典型值）之下后重新升至870mV（典型值）上时，锁死保护被解除。 去掉VCC和HV脚上的电压也可以解除锁存保护。
7.1.5 过温保护（OTP）
电路提供了一个精确的内部温度保护。当结点的温度超过了关断温度，IC将会停止转换，一旦过温保护启动，CVcc电容将不再通过HV管脚从主路高压充电。如果Vcc脚供给电压不足，过温保护由HV脚供电的。
OTP是锁存保护，去掉VCC或HV脚上的电压及用快速锁存复位功能也可以解除锁存保护。参见7.1.4节。
7.2功率因数校正电路的功能描述
功率因数控制电路工作在谷底转换的准谐振或不连续导通模式。只有当前一个周期的第二行程结束同时加在PFC MOSFET上的电压达到最小值时下一个周期的第一行程才开始。PFCAUX脚的电压被用于检测变压器的去磁化及加在外部PFC MOSFET开关上的最小电压。
7.2.1 Ton控制
功率因数控制电路通过控制Ton来工作。这导致了在典型应用中总谐波减少，可以很好地达到D级要求。
7.2.2 谷电压开关及去磁化（PFCAUX脚）
PFC的MOSFET在变压器去磁化后才导通。PFCAUX脚连接的内部电路检测第二行程的结束，也检测PFC的MOSFET上的电压值。为了减小开关损耗和电磁干扰在PFC的 MOSFET上的电压达到最小值时下一个行程才开始（谷底开关）。
如果PFCAUX脚未检测到去磁化信号，控制器将在最后一个PFC栅极信号后产生一个50μS的零电流（ZCS）信号。
如果PFCAUX脚未检测到谷底信号，控制器将在去磁化信号被检测后产生一个4us的谷电压信号。
为了保护内部电路，比如在雷击时建议在此管脚外串接一个5k电阻。为防止因为外部干扰引发不正常的开关，此电阻在电路板上尽量接近芯片布置。
7.2.3 频率限制
为了保证变压器最优和开关损耗最小，开关频率被限制在fsw(PFC)max,之下。如果准谐振工作时频率高于fsw(PFC)max被限制，系统将转换成非连续导通模式。在这时，PFC MOSFET只在加在它上面的电压最小时导通（谷底切换）。
7.2.4 主路电压补偿（VINSENSE管脚）
功率因数控制器的传递函数的数学方程式包括主输入电压的平方。在一个典型的应用里，这将导致在主电输入电压低时带宽也低，而在主电输入电压高时主谐波抑制（MHR）要求很难得到满足。
TEA1752（L）T采用一个校正电路来补偿主路输入电压影响。通过VINSENSE脚可以
检测到平均输入电压并把此信息反馈到内部补偿电路。用这个补偿后使在全输入范围内保持调节环路带宽不变成为可能。可随着负载阶跃信号有快速响应，也可以达到D级MHR要求。
在典型应用中，调节环带宽范围是通过PFCCOMP脚上一个电阻和两个电容设置的。
7.2.5 软启动 ( PFCSENSE脚)
为防止变压器在启动或打嗝情况时发出杂音，变压器峰值电流IDM,通过软启动功能使其缓慢增加。此功能可以通过在PFCSENSE脚和电流取样电阻Rsense1之间插入一个并联的电阻RSS1和电容CSS1。一个内部电流源将此电容充电至VPFCSENSE= Istartup(soft)PFC × Rss1。电压被限制在VStart（Soft）PFC 。
原边电流增加的起始电平及时间常数可以通过改变Rss1 和 Css1值来调整。 ?softstart = 3 ×?RSS1 ×CSS1
只要PFCSENSE脚电压低于0.5V(典型值)，充电电流Istart(soft)PFC会不断充入。当PFCSENSE脚电压超过0.5V软启动电流源开始限制为Istart(soft)PFC。只要PFC开始开关， Istart(soft)PFC电流源将关断。见图5。
当PFC执行软停止时，电阻Rss1和电容Css1也用于防止音频噪声。
图5PFC软启动
7.2.6 低功耗模式
当反激控制器的输出功率低时(见 7.3部分) ，反激控制器转换到降频模式。当反激控制器内部频率低于48KHz（典型值），功率因数校正电路被关闭以保持较高效率。在PFCTIMER脚
接一个电容可延时关断。（见7.2.7节）
在低功耗模式工作期间PFCCOMP脚被箝位到一个最小电压3.5V和最大电压3.7V之间。当PFC再次工作时低箝位电压限制最大功率。当从低功耗模式返回时高的箝位电压可以确保PFC能在限定时间内返回到额定调节点。
一旦反激变换器离开频率减小模式，功率因数校正电路返回正常工作状态。反激变换器的内部开关频率升高并被限制在86KHz（典型值）。
7.2.7PFC关断延时（PFCTIMEE脚）
当内部开关反激式控制器的频率下降到低于极限48 kHz（典型值），PFC关断。为了防
止由于反激式控制器输出端的负载快速充电而引起的PFC关断，可以通过在PFCTIMER引脚接一个电容来延迟PFC的开关的关闭。 当反激式控制器检测到低功率，便进入频率减小模式，当PFCTIMER引脚电压达到3.6 V（典型值）以上，IC的输出为10μA（典型值）电流到PFCTIMER引脚，PFC的是通过执行软停止关闭PFC。
当反激式控制器离开降频模式，一个开关使PFCTIMER引脚电容放电。当PCTIMER引脚上的电压下降到低于1.27 V（典型值），PFC接通（见图6）。
7.2.8 两种升压功率因数校正
PFC输出电压取决于主输入电压。主输入电压通过VINSENSE脚被检测。如果VINSENSE脚的小于2.2V，VONSENSE脚的电流是流出的。为确保稳定的切换，在2.2V两侧插入了200mV。见图7。
对于低VINSENSE输入电压，输出电流为15μΑ，此电流和接在VOSENSE脚的电阻设定在低主输入电压时PFC的低输出电压。在高的主输入电压时此电流被切换到零，这时的PFC输出电压为最高值。此电流为零时不影响PFC输出电压的准确性。
对于适当的关断，VONSENSE脚的电流被替换到最大值15μΑ（典型值），很快VONSENSE脚上的电压降到2.1V以下。
图7 两种升压PFC电压电流转换功能
7.2.9 过流保护(PFCSENSE 脚)
通过取样外部MOSFET的的源极的取样电阻Rsense1上的电压，可逐个周期的限制最大峰值电流。电压是通过PFCSENSE脚来测量的。
7.2.10 主电压欠压锁定 /欠压保护 (VINSENSE 脚)
为了防止PFC运行在非常低的输入电压，VINSENSE脚的输入电压是连续取样的。 当这个脚的电压降到Vstop(VINSENSE)之下时，PFC转换将停止。
为了输入电压回复后能快速启动，VINSENSE脚的电压被箝位在最小值Vstart(VINSENSE) +ΔVPU(VINSENSE) 。
7.2.11 过压保护(VOSENSE脚)
为防止负载和主路电压瞬变时的过压，芯片内建了一个过压保护电路。当VOSENSE脚的电压超过VOVP(VOSENSE) 值时,功率因数控制电路就禁止转换。当VOSENSE脚的电压一低于VOVP(VOSENSE) 值时PFC电路又开始转换。
当VOSENSE脚和地之间的电阻开路时，也可触发过压保护。
7.2.12 PFC 开环保护 (VOSENSE脚)
当VOSENSE脚的电压高于 Vth(ol)(VOSENSE)时功率因数控制电路不工作，这将对电路处于开环时及VOSENSE处于短路状态进行保护。
7.2.13 驱动 ( PFCDRIVER脚)
功率MOSFET栅极的驱动电路的电流源有一个典型值－500 mA的源出能力和典型值1.2A的吸入能力。它可以使功率MOSFET快速有效的接通和关断。
7.3 反激控制器的功能描述
TEA1752（L）T内包含一个反激转换控制器。反激控制器运行在谷电压开关的准谐振或非连续模式。反激变压器的辅助绕组提供了去磁检测和启动后对IC的供电。
7.3.1 多种模式运行
TEA1752（L）T 反激控制器可以运行在多种模式， 如图8。
图8 多模式运行反激
在大输出功率时，转换器工作在准谐振模式。下一个转换开通是从变压器电流退磁后开始的。准谐振模式时，当加在外部MOSFET 上的电压最小时转换器导通，（谷电压开关，见7.3.2 部分）从而开关损耗最小。
为了防止低负载时高频工作，准谐振运行转换成在谷底开关的非连续工作模式，为减小EMI,开关频率限制到fsw(fb)max (典型值125kHz )之下，当加在外部的MOSFET 的电压最低时，外部MOSFET 才又开始导通。
在极低功率和待机状态时，芯片通过电压控制振荡器（VCO）控制工作频率下降。最小频率可减小到零。在频率减小模式，初级峰值电流保持在一个最小值Ipkmax/4, 以保持高效率。(Ipkmax 是最大初级峰值电流，可通过取样电阻和最大取样电压来设置) 。在频率减小运行时由于初级峰值电流低 (Ipk=Ipkmax/4),在转换频率是音频频率内时不会有音频噪声。此时谷底转换仍在运转。
在频率减小模式PFC 控制器停止开关，同时反激最大频率随FBCTRL脚的控制电压线性改变（见图9）。
为了稳定PFC导通和关断，增加了一个回差。在空载时转换频率可减小到零。