实验二 组合逻辑电路分析—全加器和加法器
2.1 实验目的
1.熟悉组合逻辑电路分析的步骤。
2.加深对全加器、加法器电路的理解，并学会灵活运用这些电路。 3.掌握BCD码的加法运算电路。 2.2 实验设备
1.74LS283； 2.74LS54； 3.74LS86； 4.74LS00。
2.3 基础知识要点及参考电路
1.组合逻辑电路的特点
按照逻辑功能的不同特点，常把数字电路分成两大类，一类叫做组合逻辑电路，另一类叫做时序逻辑电路。组合逻辑电路在逻辑功能上的特点，也是和时序电路的区别，它表现在，电路某一时刻的稳态输出只取决于当前的输入取值，而与电路过去的状态无关。它在电路结构上的特点是只包含门电路，而没有存储（记忆）单元。
2.组合逻辑电路的分析步骤
(1)根据给出的组合逻辑电路图，由输入级向后递推，写出每个门电路的输出对于输入的逻辑关系，最后得到整个组合逻辑电路的输出变量对于输入变量的逻辑函数表达式；
(2)利用逻辑代数法或卡诺图法，对所得逻辑函数表达式进行转换或化简，得到逻辑函数的标准或最简的“与—或”表达式；
(3)由逻辑函数的标准或最简“与—或”表达式逐值代入，得出真值表； (4)通过真值表判断逻辑功能，并用简要语言描述逻辑功能。 3.全加器
所谓全加器就是完成两个1位二进制数相加，并考虑到低位来的进位，得到本位的和且产生向高位进位的逻辑部件。若Ai,Bi分别表示两个加数，Ci为低位来的进位，Si为本位和，Ci+1是向高一位的进位，则可得到全加器的逻辑函数最小项表达式如下
Si?AiBCi?AiBiCi?AiBiCi?AiBC,2,4,7) iii??m(1Ci?1?AiBCii?AiBCii?AiBiCi?AiBCii??m(3,5,6,7)
4.74LS283引脚排列及功能
74HC283是两个四位二进制数超前进位全加器，其求和真值表分别如表2.1所示，A和B是两个4
位二进制数的输入端，C4，S3，S2，S1，S0是5位输出端，C0是进位输入端，而C4是进位输出端。
6
表2.1 74LS283真值表
输入 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 输出 C0 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 C4 0 0 0 1 0 1 1 1
5.8421BCD码加法运算
通常用二—十进制（BCD）码表示十进制数，因此在运算中BCD码加法运算也是必须的，对于任何1位十进制数需要用一个4位二进制码来表示。如8421BCD码。但在相加过程中，若所得和大于9或产生进位，则和的结果是无效BCD码，这时需把十进制6（二进制0110）加到和上，成为加6纠错，结果就为正确的BCD码的和了。
2.4 实验内容及要求
1.分析逻辑电路的功能，并测试验证。
(1)逻辑电路如图2.1所示，试分析两个逻辑电路功能，并且弄清全加器和加法器的概念，写出表达式，列出真值表。
Ci+1Si≥1＆1 =1=1≥1 ＆≥1＆(a)图6.3.1全加器方案AiBiCi (b)AiBi （a） （b）
图2.1 全加器方案
(2)用74LS00，74LS54及74LS86分别实现这两个电路，并验证真值表。 2.分析加法器逻辑电路功能并验证结果
用与非门和加法器（74LS283）实现两个一位的8421BCD码的加法运算，逻辑电路如图2.2所示，并验证所加结果。
7
十位C个位{742830D8D4S3S2C41A2A0A3AD2D1S1S0C0B3B2B1B00≥1&&校正电路S3C41A2A0A3A1A2A0A3AS274283S1S0C00B3B2B1B0B3B2B1B0
图2.3 8421BCD码加法器
注：用四位二进制加法器74LS283芯片构成的一位8421BCD码加法器电路如图2.2所示，用实验室提供的钮子逻辑开关相应的发光二极管显示“被加数”、“加数”，8段数码管显示“和”，观察A、B取不同值时的加法结果并记录实验数据。
2.5 实验报告要求 1.预习报告的要求
实验名称、实验内容、试验线路、电路元件和电源的参数、相应测量数据的表格。 2.讨论并完成下面工作：
(1)按照组合逻辑电路分析步骤，总结实验内容一相应的分析和测试结果。
(2)根据实验内容2测试的结果，分析实验中出现的问题并思考如何用两片74LS283组合两位BCD码加法器，74LS283应该怎样连接。
(3)为什么通用集成电路只有加法器而没有减法器？ 2.6 实验指导 1.实验顺序及注意事项
将集成芯片颌口朝左插放在单元电路实验区上，先连接好电源端与接地端，然后按引脚排列图连接逻辑功能导线。
注意，+5V电源需经数字万用表校准后才能连接到电路芯片。在做74LS54芯片功能测试时注意观察与或非门的多余输入的处理。
2.全加器74LS283组成一位十进制加法器工作原理分析 (1)十进制全加器运算结果分析
8
四位二进制加法器的和有16种运算结果（0～15）并逢16进1，见表2.2。用四位二进制码表示一位十进制数,只能取其中十种结果（0～9）并逢10进1。如用74LS283实现一位十进制全加法，全加器运算结果需进行修正，才可以构成十进制全加器，从运算结果表得出以下结论：
1)两个一位十进制数相加可出现二十种不同的结果（0～19）； 2) (0～9)这十种结果可以直接使用；
3) (10～15)这六种结果不能直接使用。74LS283的进位位不能提供进位信号，需要强迫进位； 4) (16～19)这四种结果也不能直接使用，但74LS283进位位提供进位信号，产生自然进位。 3.强迫进位电路分析
74LS283组成的一位十进制加法运算结果中，（10～19）这十种结果不能直接使用，需向高位进位。在向高位进位的同时，还必须对和数进行修正。逻辑表达式如下：
Cf?D8D4D2D1?D8D4D2D1?D8D4D2D1?D8D4D2D1?D8D4D2D1?D8D4D2D1
化简后，得到表达式为
Cf?D8D4?D8D2
一位十进制数相加的进位信号应包含自然进位C4和强迫进位Cf，即
Ci?C4?Cf?C4?D8D4?D8D2?C4D8D4D8D24.全加器运算结果的修正
在运算结果（10～19）范围内产生强迫进位时，即在（10～15）范围中，四位二进制码的和减去10，即加上10的二进制码的的补码0110，在产生自然进位时，因四位二进制码是逢16进1，所以在和数中加上6（即加上0110）。从上述分析可知，无论产自然进位还是强迫进位，都在四位二进制码的和数加上0110，结构示意图如图2.4所示。
进位被加数加数低未进位进位产生电路加法器283加6补偿电路和修正信号长生电路
图 6.3.3 一位BCD码求和结构示意图图2.4 一位BCD码求和结构示意图
表2.2 一位BCD码未经修正和修正之后的和 十进制的和 未经修正的BCD码的和 修正后的BCD码的和 C4 0 1 2 0 0 0 S3 0 0 0 S2 0 0 0 S1 0 0 1 S0 Ci 0 1 0 0 0 0 D8 0 0 0 D4 0 0 0 D2 0 0 1 D1 0 1 0 9
3 0 0 0 1 1 0 0 0 1 1 4 0 0 1 0 0 0 0 1 0 0 5 0 0 1 0 1 0 0 1 0 1 6 0 0 1 1 0 0 0 1 1 0 7 0 0 1 1 1 0 0 1 1 1 8 0 1 0 0 0 0 1 0 0 0 9 0 1 0 0 1 0 1 0 0 1 10 0 1 0 1 0 Cf 0 0 0 0 11 0 1 0 1 1 Cf 0 0 0 1 强迫进位 12 0 1 1 0 0 Cf 0 0 1 0 13 0 1 1 0 1 Cf 0 0 1 1 14 0 1 1 1 0 Cf 0 1 0 0 15 0 1 1 1 1 Cf 0 1 0 1 16 1 0 0 0 0 1 0 1 1 0 17 1 0 0 0 1 1 0 1 1 1 自然进位 18 1 0 0 1 0 1 1 0 0 0 19 1 0 0 1 1 1 1 0 0 1
10