前端设计完成
3，版图
选择晶体管电路图生成的器件版图，进行人工布局布线并进行纠错，使得其与原电路对应。 版图连接基本过程如下：
（1）将各个晶体管进行纵向或横向对齐，以利于水平或者垂直走线 （2）将全局变量gnd!使用金属层1进行连接
（3）使用M1,M2完成地线和电源线的连接，并且在周围形成地线和电源线环 （4）使用M3完成管子之间的互联，将分离的两个管子连接起来。 （5）使用M4进行输入输出信号的连接引出
（6）将接点拖放在环路上，并打上标记，改变相应的标记层与金属层匹配。 DRC基本过程：（验证版图是否满足工艺要求） （1）进行DRC验证，对应两张图
（2）常出现的错误有：接触点太少造成的面积太小，接触点、金属线和其他材料层距离过近
解决办法：改变接触点的位置，改变接触点个数，减小互相的距离 LVS基本过程：（验证原图和版图是否对应） （1）进行LVS验证，对比原电路图和版图
（2）常见的错误有：互连线和原图不对应，没有连接两个分离的管子（本质是一个管子）
DRC和LVS相辅相成，有更改要从DRC再次开始验证
DRC和LVS结果
结果匹配
4，后仿真
将寄生电容，电阻等提取成文件，然后反标到电路版图上，再次进行仿真。操作与前仿真一致。 结果：
仿真结果
实验分析：
（1）电路原理图一定要画正确，注意器件的类型
（2）开始布局时，不要为了节省面积而把器件放置的过于紧密，尽量把N管和P管分开。 （3）对器件参数进行设置时要注意够到宽度W，沟道长度L以及并联参数M的值
（4）引脚及端口的调用时分析清楚该端口类型，inputoroutput等，并且引脚名称一定要与所给电路图一致
（5）特别注意连心啊交叉的地方不能连错，若相连则有节点，否则没有节点； （6）将VDD与GND分别接到一条线上。
（7）模拟集成电路比之数字，更加的敏感和难以控制，在设计的过程中，要考虑很多细节问题。例如，线间距，器件间距，各金属层之间的相互影响，所以在设计时候要尤其注意不同金属层的协调使用。