功能特性描述：
AT89C52提供以下表中功能：8k字节Flash闪速存储器，256字节内部RAM，32个I/O口线，3个16位定时/计数器，一个6向量两级中断结构，一个全双工串行通信口，片内振荡器及时钟电路。同时，AT89C52可降至0Hz的静态逻辑操作，并支持两种软件可选的节电工作模式。空闲方式停止CPU的工作，但允许RAM，定时/计数器，串行通信口及中断系统继续工作。掉电方式保存RAM中的内容，但振荡器停止工作并禁止其它所有部件工作指导下一个硬件复位。 VCC : 电源电压 GND: 地
P0 口：P0口是一个8位漏极开路的双向I/O口，也即地址/数据总线复用口。作为输出口，每位能吸收电流的方式驱动8个TTL逻辑电平。对P0端口写“1”时，引脚用作高阻抗输入。当访问外部程序和数据存储器时，P0口也被作为低8位地址/数据复用。在这种模式下，P0具有内部上拉电阻。在flash编程时，P0口也用来接收指令字节；在程序校验时，输出指令字节。程序校验时，需要外部上拉电阻。
P1 口：P1 口是一个具有内部上拉电阻的8 位双向I/O 口，P1 输出缓冲器能驱动4 个TTL 逻辑电平。对P1 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。此外，P1.0和P1.1分别作定时器/计数器2的外部计数输（P1.0/T2）和时器/计数器2的触发输入（P1.1/T2EX），具体如下表所示。在flash编程和校验时，P1口接收低8位地址字节。
表3.1 P1.0和P1.1口的第二功能
P2 口：P2 口是一个具有内部上拉电阻的8 位双向I/O 口，P2 输出缓冲器能驱动4 个TTL 逻辑电平。对P2 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。在访问外部程序存储器或用16位地址读取外部数据存储器（例如执行MOVX @DPTR）时，P2 口送出高八位地址。在这种应用中，P2 口使用很强的内部上拉发送1。在使用8位地址（如MOVX @RI）访问外部数据存储器时，P2口输出P2锁存器的内容。在flash编程和校验时，P2口也接收高8位地址字节和一些控制信号。
P3口：P3 口是一个具有内部上拉电阻的8 位双向I/O 口，P3 输出缓冲器能驱动4 个
第 11 页
TTL 逻辑电平。对P3 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。P3口亦作为AT89C52特殊功能（第二功能）使用，如下表所示。在flash编程和校验时，P3口也接收一些控制信号。
表3.2 P3口的第二功能
RST: 复位输入。晶振工作时，RST脚持续2 个机器周期高电平将使单片机复位。 ALE/PROG：地址锁存控制信号（ALE）是访问外部程序存储器时，锁存低8 位地址的输出脉冲。在flash编程时，此引脚（PROG）也用作编程输入脉冲。
在一般情况下，ALE 以晶振六分之一的固定频率输出脉冲，可用来作为外部定时器或时钟使用。然而，特别强调，在每次访问外部数据存储器时，ALE脉冲将会跳过。如果需要，通过将地址为8EH的SFR的第0位置 “1”，ALE操作将无效。这一位置 “1”，ALE 仅在执行MOVX 或MOVC指令时有效。否则，ALE 将被微弱拉高。这个ALE 使能标志位（地址为8EH的SFR的第0位）的设置对微控制器处于外部执行模式下无效。 PSEN:外部程序存储器选通信号（PSEN）是外部程序存储器选通信号。
当AT89C52从外部程序存储器执行外部代码时，PSEN在每个机器周期被激活两次，而在访问外部数据存储器时，PSEN将不被激活。
EA/VPP:访问外部程序存储器控制信号。为使能从0000H 到FFFFH的外部程序存储器读取指令，EA必须接GND。
为了执行内部程序指令，EA应该接VCC。 在flash编程期间，EA也接收12伏VPP电压。 XTAL1:振荡器反相放大器和内部时钟发生器的输入端。 XTAL2:振荡器反相放大器的输出端。 Flash 编程―并行模式：
第 12 页
AT89C52 带有用作编程的片上Flash 存储器阵列。编程接口需要一个高电压（12V）编程使能信号，并且兼容常规的第三方Flash 或EPROM 编程器。 编程方法：
对AT89C52 编程之前，需设置好地址、数据及控制信号，可采用下列步骤对AT89C52 编程：
1．在地址线上输入编程单元地址信号 2．在数据线上输入正确的数据 3．激活相应的控制信号 4．把EA/Vpp 升至12V
5．每给Flash 写入一个字节或程序加密位时，都要给ALE/PROG 一次脉冲。每个字节写入周期是自身定时的，通常均为1.5ms。重复1—5步骤，改变编程单元的地址和写入的数据，直到全部文件编程结束。
3.2.2 DS12887时钟芯片简介
随着2000 年的即将来临，“千年虫”问题成为困扰当今世界的一大难题。过去采用两位数表示年度的日历系统将要用四位数来表示，因此有关的计算机操作系统和应用软件都要作相应的修改。据此，美国达拉斯半导体公司(Dallas)最新推出DS12887的串行接口实时时钟芯片，采用CMOS 技术制成，具有内部晶振和时钟芯片备份锂电池，同时它与目前IBMAT计算机常用的时钟芯片MC146818B 和DS1287 管脚兼容，可直接替换。它所提供的世纪字节在位置32h，世纪寄存器32h到2000 年1月1日从19递增到20。采用DS12887 芯片设计的时钟电路不需任何外围电路和器件，并具有良好的微机接口。DS12887芯片具有微功耗，外围接口简单，精度高，工作稳定可靠等优点，可广泛用于各种需要较高精度的实时时钟系统。美国Dallas公司推出两款数字时钟芯片DS12887/DS12C887，两款时钟芯片都将在1999年12月31日23时59分59秒时顺利地跳到2000 年1月1日零时，并能实2000 年2月29 日的闰年提示，是时钟芯片DS1287 的增强型品种，结构上相当于MC146818B 的改进型。芯片都采用24引脚双列直插式封装，其引脚接口逻辑和内部操作方式与MC146818 基本一致，所不同的是DS12887/DS12C887 芯片的晶体振荡器、振荡电路、充电电路和可充电锂电池等一起封装在芯片的上方，组成一个加厚的集成电路模块，因此，DS12887/ DS12C887时钟芯片无需MC146818 的电源电位检测端( PS)，电路通电时其充电电路便自动对可充电电池充 电，充足一次电可供芯片时钟运行半年之久，正常工作时可保证时钟数据十年内不会丢失。此外，片内通用的RAM 为MC146818 的两倍以上。DS12887/DS12C887 内部有专门的接口电路，从而使得外部电路的时序要求十分简单，使它与各种微处理器的接口大大简化。使用时无需外围电路元件，只要选择引脚MOT 电平，即可和不同计算机总线连接。
第 13 页
1.主要技术特点
DS12887/DS12C887 具有下列主要技术特点：
(1) 具有完备的时钟、闹钟及到2100年的日历功能，可选择12小时制或24小时制计时，有AM和PM、星期、夏令时间操作，闰年自动补偿等功能。
(2) 具有可编程选择的周期性中断方式和多频率输出的方波发生器功能。 (3) DS12887内部有14个时钟控制寄存器，包括10个时标寄存器，4个状态寄存器和114bit作掉电保护用的低功耗RAM。
(4) 由于该芯片具有多种周期中断速率时钟中断功能，因此可以满足各种不同的待机要求，最长可达24小时，使用非常方便。
(5) 时标可选择二进制或BCD码表示。
(6) 工作电压： + 4. 5～5. 5V、工作电流：7～15mA。 (7) 工作温度范围：0～70°C。 2.DS12887/ DS12C887 的内部结构
DS12887/DS12C887为24引脚芯片，内部结构如下图。
图3-9 DS12887内部框图
其中：MOT：计算机总线选择端；SQW：方波输出，速率和是否输出由专用寄存器A、B的预置参数决定；AD0～AD7：地址/数据(双向)总线，由AS 的下降沿锁存8位地址；R/W：
第 14 页
读/写数据;AS：地址锁存信号端；DS：数据读信号端；CS：选通信号端，低电平有效； IRQ：中断申请，由专用寄存器决定；RESET：复位端；NC：空引脚。
DS12887内部由振荡电路，分频电路，周期中断/方波选择电路，14字节时钟和控制单元，114字节用户非易失RAM，十进制/二进制计加器，总线接口电路，电源开关写保护单元和内部锂电池等部分组成。DS12887管脚分配如图：
图3-10 管脚分配图
VCC：直流电源+ 5V 电压。当5V电压在正常范围内时，数据可读写;当VCC低于4.25V，读写被禁止，计时功能仍继续;当VCC下降到3V以下时，RAM和计时器供电被切换到内部锂电池。
MOT(模式选择)：MOT 管脚接到VCC时，选择MOTOROLA时序，当接到GND 时，选择INTEL时序。
SQW(方波信号输出)：SQW 管脚能从实时时钟内部15级分频器的13个抽头中选择一个作为输出信号，其输出频率可通过对寄存器A编程改变。AD0 —AD7(双向地址/ 数据复用线)：总线接口，可与MOTOROLA微机系列和INTEL 微机系列接口。
AS (地址选通输入)：用于实现信号分离，在AD/ ALE 的下降沿把地址锁入DS12887。 DS(数据选通或读输入)：DS/ RD 管脚有两种操作模式，取决于MOT管脚的电平，当使用MOTORO2LA 时序时，DS是一正脉冲，出现在总线周期的后段，称为数据选通；在读周期，DS指示DS12887驱动双向总线的时刻; 在写周期，DS的后沿使DS12887锁存写数据。选择INTEL时序时，DS称作(RD)，RD与典型存贮器的允许信号(OE) 的定义相同。
第 15 页