广东海洋大学寸金学院2013年课程考查（论文）
和掉电模式 、掉电后中断可唤醒 、看门狗定时器 、双数据指针 、掉电标识符 。
DS1302 实时时钟芯片功能丰富，可以用来直接代替IBM PC 上的时钟日历芯片DS12887，同时，它的管脚也和MC146818B、DS12887 相兼容。由于DS1302 能够自动产生世纪、年、月、日、时、分、秒等时间信息，其内部又增加了世纪寄存器，从而利用硬件电路解决子“千年”问题；DS1302 中自带有锂电池，外部掉电时，其内部时间信息还能够保持10 年之久；对于一天内的时间记录，有12 小时制和24 小时制两种模式。用户还可对DS1302 进行编程以实现多种方波输出，并可对其内部的三路中断通过软件进行屏蔽。
该系统的系统框图如图1.1示：
图1-1系统框图
第2章 需求分析
2.1需求分析
数字电子钟一个无处不在的电子产品，经过多年的发展技术已经相当成熟了。 随着电子技术的产业结构调整，生产工艺的飞速发展，市场对智能电子时钟的需求也越来越大，而现今市场上多采用的普通电子表，不具备报时和闹钟的双重功能。
日前应用广泛的数字钟大多用DS1302时钟芯片，以51单片机为核心控制部件制作的。可以实现对年、月、日、周、时、分、秒精确计时，闰年补偿，可计时至2100
5
广东海洋大学寸金学院2013年课程考查（论文）
年。DS1302内嵌一个锂电池，可以保证在没有电源系统的情况下做到非易挥发性计时。通过对相应管脚电平的简单设置，就可以轻松地适应Intel处理器或Motorola处理器的总线时序。通过扩展还可以实现对电子钟所在地点的温度显示和智能闹钟功能，广泛用于车站、医院、机场、厕所等公共场所的时间显示。该电子钟运用单片机进行设计制作，通过软件编程完成实时时间显示、按键调节时间，与数字电路电子钟相比具有设计电路简单、成本低的优点。与机械钟表和3V电源半机械表相比，数字电子钟具有时间精确度高、停电不用校准、较少汞的使用等优点。
2.2 可行性分析
通过可行性分析对所开发的高精度时钟从适应性、经济效益以及开发成本进行研究。通过调查和高精度时钟设计目标分析，对要开发的硬件、软件从技术、经济、资源和管理进行可行性的分析。以保证资源合理使用、避免失误和浪费。
? 技术可行性：
通过51单片机来设计电子时钟，采用K软件来进行编程，可以实现小时、分、秒和年、月、日的显示的功能。本次设计的电子时钟系统由时钟电路、显示电路、按键调整电路、定时报警电路四个部分组成。
本次报告需要介绍51单片机的基本原理，分析时钟芯片DS1302各个管脚的功能及它在设计电路中的作用工作原理及其软件设计过程以及1062显示屏在设计电路中的作用。 ? 经济可行性：
本次设计使用的单片机是51单片机，是集CPU、RAM/ROM,计数和多种接口于一体的微控制器。自从单片机在20世纪70年代问世，以其极高的性能价格比，受到人们的重视和关注。它体积小、重量轻、抗干扰能力强、环境要求不高、价格相对比较低廉、可靠性高、灵活性好、开发较为容易，广泛应用于智能生产和工业自动化上。
DS1302时钟芯片设计了一种具有校时和闹钟功能的高精度电子钟，DS1302可精确计时到2100年。其价格一般为几元到几十元，性价比比较高。 ? 操作可行性：
51单片机通过软件编程，在1062显示屏上实现时、分、秒和年、月、日，并且按秒实时更新显示，利用时钟芯片DS1302来实现计时，定时功能，通过四个按键开关：一个用于功能选择、一个用于闹钟查看、另外两个为数
6
广东海洋大学寸金学院2013年课程考查（论文）
值增多和减少，来实现参数设置和调节功能，到达设置的闹钟时间，由蜂鸣器发声，起报警作用。本次设计的电子时钟，走时精度较高，可满足多种场合的应用需求。
2.3开发及运行环境
本次设计包括51单片机、DS1302时钟芯片、1062显示屏、K软件。下图为原理图
图2-1原理图
第3章 硬件电路设计
3.1单片机最小系统
7
广东海洋大学寸金学院2013年课程考查（论文）
本系统以AT89C52单片机为核心，本系统选用11.0592MHZ的晶振，，使得单片机有合理的运行速度。起振电容30pF对振荡器的频率高低、振荡器的稳定性和起振的快速性影响较合适，复位电路为按键高电平复位。
AT89C52单片机最小系统电路设计如图3-1所示。
图3-1单片机最小系统
3.2时钟芯片设计
3.2.1时钟芯片引脚介绍
1） 时钟芯片DS1302,其引脚分布图如下所示
图3-2时钟引脚分布
MOT (1脚) ：总线时序模式选择脚。接高电平，选择MOTOROLA总线时；序；接
低电平或悬空，择选择INTEL总线时序。
8
广东海洋大学寸金学院2013年课程考查（论文）
NC (2,3,16,20,21,22脚)：悬空脚。
AD0~AD7(4~11脚)：地址/地址数据复用总线引脚。 CS(13脚)：片选脚，低电平有效。
AS（14脚）：地址锁存输入脚。下降沿时，地址被锁存，紧接着的上升沿来时
地址被清除。
R/W(15脚)：读/写输入脚。在选择MOTOROLA总线时序模式时，此引脚用于指示
当前的读写周期，高电平指示当前为读周期，低电平指示当前为写周期；选择INTEL中线时序模式时，此引脚为低电平有效的输入脚，相当于通用RAM的写使能信号（/WE）
DS(17脚)：选择MOTOROLA总线时序模式时，此引脚为数据锁存脚；选择INTEL
总线时序模式时，此引脚为读输入脚，低电平有效，相当于典型的内存的输出使能信号（/OE）
RESET(18脚)：复位脚，低电平有效，复位不会影响到时钟、日历和RAM。 IRQ(19脚)：中断申请输出脚，低电平有效，可作为微处理器的中断输入。 SQW（23脚）：方波信号输出脚。可通过设置寄存器位SQWE关断此信号输出，此
信号的输出频率也可通过对芯片内部的寄存器编程予以改变。
VCC（24脚）：+5v电源端。
3.2.2 4个控制寄存器介绍
DS1302有4个控制寄存器，在任何时间都可以进行访问，即使处于更新周期。 寄存器A字节的内容如下。
MSB LSB UIP DV2 DV1 DV0 RS3 RS2 RS1 RS0 UIP: 更新标志位。为只读位且不受复位操作的影响，为1时，表示即将发生的数据更新；为0时，表示至少244US不会更新数据。当UIP为0时，可以获得所有时钟、日历、闹钟信息。将寄存器B中的SET位置1可以限制任何数据更新操作，并且清除UIP位。
DV2、DV1、DV0：此3位为010时将打开晶振，并开始计时。RES3、RES2、RES1、RES0：用于设置周期性中断产生的时间周期和输出方波的频率。
寄存器B字节的内容如下。
9