计算机组成原理课程设计报告
班级：计算机 1206 班 姓名： 苏君君 学号： 20123966
完成时间： 2015/1/16
一、课程设计目的
1．在实验机上设计实现机器指令及对应的微指令（微程序）并验证，从而进一步掌握微程序设计控制器的基本方法并了解指令系统与硬件结构的对应关系;
2．通过控制器的微程序设计，综合理解计算机组成原理课程的核心知识并进一步建立整机系统的概念;
3．培养综合实践及独立分析、解决问题的能力。
二、课程设计的任务
针对COP2000实验仪，从详细了解该模型机的指令/微指令系统入手，以实现乘法和除法运算功能为应用目标，在COP2000的集成开发环境下，设计全新的指令系统并编写对应的微程序;之后编写实现乘法和除法的程序进行设计的验证。
三、 课程设计使用的设备（环境） 1．硬件
? COP2000实验仪 ? PC机 2．软件
? COP2000仿真软件
四、课程设计的具体内容（步骤）
1．详细了解并掌握COP 2000模型机的微程序控制器原理，通过综合实验来实现 （1）该模型机指令系统的特点：
① 总体概述
COP2000模型机包括了一个标准CPU所具备所有部件，这些部件包括：运算器ALU、累加器A、工作寄存器W、左移门L、直通门D、右移门R、寄存器组R0-R3、程序计数器PC、地址寄存器MAR、堆栈寄存器ST、中断向量寄存器IA、输入端口IN、输出端口寄存器OUT、程序存储器EM、指令寄存器IR、微程序计数器uPC、微程序存储器uM，以及中断控制电路、跳转控制电路。其中运算器和中断控制电路以及跳转控制电路用CPLD来实现，其它电路都是用离散的数字电路组成。微程序控制部分也可以用组合逻辑控制来代替。
模型机的指令码为8位，根据指令类型的不同，可以有0到2个操作数。指令码的最低两位用来选择R0-R3寄存器，在微程序控制方式中，用指令码做为微地址来寻址微程序存储
器，找到执行该指令的微程序。而在组合逻辑控制方式中，按时序用指令码产生相应的控制位。在本模型机中，一条指令最多分四个状态周期，一个状态周期为一个时钟脉冲，每个状态周期产生不同的控制逻辑，实现模型机的各种功能。模型机有24位控制位以控制寄存器的输入、输出，选择运算器的运算功能，存储器的读写。
模型机的缺省的指令集分几大类： 算术运算指令、逻辑运算指令、移位指令、数据传输指令、跳转指令、中断返回指令、输入/输出指令。
② 模型机的寻址方式
表1 模型机的寻址方式
模型机的寻址方式 累加器寻址 寻址方式说明 操作数为累加器A 隐含寻址累加器A 参与运算的数据在R0~R3的寄存器中 参与运算的数据在存储器EM中，数据的地址在寄存器R0-R3中 参与运算的数据在存储器EM中，数据的地址为指令的操作数。 参与运算的数据为指令的操作数。 指令举例 CPL A OUT 指令说明 将累加器A的值取反 将累加器A的值输出到输出端口寄存器OUT 将寄存器R0的值加上累加器A的值，再存入累加器A中 将寄存器R0的值作为地址，把存储器EM中该地址的内容送入累加器A中 将存储器EM中55H单元的数据与累加器A的值作逻辑与运算，结果存入累加器A 从累加器A中减去立即数55H，结果存入累加器A 寄存器寻址 ADD A,R0 寄存器间接寻址 MOV A,@R0 存储器直接寻址 AND A,55H 立即数寻址 SUB A,#55H COP2000模型机指令的最低两位(IR0和IR1)用来寻址R0~R3四个寄存器;IR2和IR3与ELP微控制信号，Cy和Z两个程序状态信号配合，控制PC的置数即程序的转移。各种转移的条件判断逻辑如下所示： PC 置数逻辑
当ELP=1时，不允许PC被预置 当ELP=0时
当IR3=1时，无论Cy和Z什么状态，PC被预置 当IR3=0时
若IR2=0，则当Cy=1时PC被预置 若IR2=1，则当Z=1时PC被预置
本模型机时序控制采用不定长机器周期的同步控制方式，一条指令最多分四个节拍。
系统提供的默认指令系统包括以下7类指令： 算术运算指令： ADD A, R? ADD A, @R? ADD A, MM ADD A, #II ADDC A, R? ADDC A, @R? ADDC A, MM ADDC A, #II SUB A, R? SUB A, @R? SUB A, MM SUB A, #II SUBC A, R? SUBC A, @R? SUBC A, MM SUBC A, #II
（2）该模型机微指令系统的特点（包括其微指令格式的说明等）： ① 总体概述
微命令是用直接表示法表示的，其特点是操作控制字段中的每一位代表一个微命令。这种方法的优点是简单直观，其输出直接用于控制。缺点是微指令字较长，因而使控制存储器容量较大。
② 微指令格式的说明
模型机有24位控制位以控制寄存器的输入、输出，选择运算器的运算功能，存储器的读写。微程序控制器由微程序给出24位控制信号，而微程序的地址又是由指令码提供的，也就是说24位控制信号是由指令码确定的。该模型机的微指令的长度为24位，其中微指令中只含有微命令字段，没有微地址字段。其中微命令字段采用直接按位的表示法，哪位为0，表示选中该微操作，而微程序的地址则由指令码指定。这24位操作控制信号的功能如表2所示：（按控制信号从左到右的顺序依次说明）
逻辑运算指令： AND A, R? AND A, @R? AND A, MM AND A, #II OR A, R? OR A, @R? OR A, MM OR A, #II CPL A 移位指令： RR A RL A RRC A RLC A 数据传输指令： MOV A, R? MOV A, @R? MOV A, MM MOV A, #II MOV R?, A MOV @R?, A MOV MM, A MOV R?, #II 跳转指令： JC MM JZ MM GOTO MM CALL MM RET 中断返回指令： RETI 输入/输出指令： READ MM WRITE MM IN OUT 表2 微指令控制信号的功能 操作控制信号 XRD EMWR EMRD 控 制 信 号 的 说 明 外部设备读信号，当给出了外设的地址后，输出此信号，从指定外设读数据。 程序存储器EM写信号。 程序存储器EM读信号。 PCOE EMEN IREN EINT ELP MAREN MAROE OUTEN STEN RRD RWR CN FEN X2 X1 X0 WEN AEN S2 S1 S0 将程序计数器PC的值送到地址总线ABUS上。 将程序存储器EM与数据总线DBUS接通，由EMWR和EMRD决定是将DBUS数据写到EM中，还是从EM读出数据送到DBUS。 将程序存储器EM读出的数据打入指令寄存器IR和微指令计数器μPC。 中断返回时清除中断响应和中断请求标志，便于下次中断。 PC打入允许，与指令寄存器的IR3、IR2位结合，控制程序跳转。 将数据总线DBUS上数据打入地址寄存器MAR。 将地址寄存器MAR的值送到地址总线ABUS上。 将数据总线DBUS上数据送到输出端口寄存器OUT里。 将数据总线DBUS上数据存入堆栈寄存器ST中。 读寄存器组R0~R3，寄存器R?的选择由指令的最低两位决定。 写寄存器组R0~R3，寄存器R?的选择由指令的最低两位决定。 决定运算器是否带进位移位，CN=1带进位，CN=0不带进位。 将标志位存入ALU内部的标志寄存器。 X2、X1、X0三位组合来译码选择将数据送到DBUS上的寄存器。 将数据总线DBUS的值打入工作寄存器W中。 将数据总线DBUS的值打入累加器A中。 S2、S1、S0三位组合决定ALU做何种运算。 COP2000中有7个寄存器可以向数据总线输出数据, 但在某一特定时刻只能有一个寄存器输出数据. 由X2,X1,X0决定那一个寄存器输出数据。
X2 X1 X0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 输出寄存器 IN_OE 外部输入门 IA_OE 中断向量 ST_OE 堆栈寄存器 PC_OE PC寄存器 D_OE 直通门 R_OE 右移门 L_OE 左移门 没有输出 COP2000中的运算器由一片EPLD实现. 有8种运算, 通过S2,S1,S0来选择。运算数据由寄存器A及寄存器W给出, 运算结果输出到直通门D。
S2 S1 S0 功能 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
A+W 加 A-W 减 A|W 或 A&W 与 A+W+C 带进位加 A-W-C 带进位减 ~A A取反 A 输出A 2。计算机中实现乘法和除法的原理 （1）无符号乘法
①实例演示（即，列4位乘法具体例子演算的算式）：
在与同学的讨论中，我觉得单单4位乘法运算没有涉及到一些在汇编中比较经典的指令，所以我就根据自己的想法编写出实现8位操作数乘法运算的指令，具体示例如下：
被乘数为1000 1010（二进制），即为十进制的8A;乘数为0001 0110（二进制），即为十进制的6。那么，可以通过笔算得到：
1000 1010×0001 0110=0000 1011 1101 1100（0BDCH）
即十进制运算结果为：
138×22=3036
无符号乘法的实例演示如图1所示：
1 0 0 0 1 0 1 0 ;被乘数
× 0 0 0 1 0 1 1 0 ;乘数
0 0 0 0 0 0 0 0 ;部分积初始值（0）
＋ 0 0 0 0 0 0 0 0 ;乘数最低位为0，部分积加0，被乘数左移一
;位，乘数右移一位。
0 0 0 0 0 0 0 0 ;部分积
＋ 1 0 0 0 1 0 1 0 ;乘数最低位为1部分积加被乘数，被乘数左
;移一位，乘数右移一位。
1 0 0 0 1 0 1 0 0 ;部分积