解．采用 32 位定长指令字，其中操作码为 8 位，两个地址码一共占用 32-8=24 位，而 Store 指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址，机器中共有 16 个 通用寄存器，则寻址一个寄存器需要 log216=4 位，源操作数中的寄存器直接寻址用掉 4 位， 而目的操作数采用基址寻址也要指定一个寄存器，同样用掉 4 位，则留给偏移址的位数为
24-4-4=16 位，而偏移址用补码表示，16 位补码的表示范围为-32768~+32767，选 A。 18．某计算机采用微程序控制器，共有 32 条指令，公共的取指令微程序包含 2 条微指 令，各指令对应的微程序平均由 4 条微指令组成，采用断定法（下地址字段法）确定下条微 指令地址，则微指令中下址字段的位数至少是 。
8 C．A．5 B．6 D．9
解．计算机共有 32 条指令，各个指令对应的微程序平均为 4 条，则指令对应的微指令 为 32*4=128 条，而公共微指令还有 2 条，整个系统中微指令的条数一共为 128+2=130 条，
所以需要?log2130?=8 位才能寻址到 130 条微指令，答案 选 C。
19．某同步总线采用数据线和地址线复用方式，其中地址/数据线有 32 根，总线时钟频 率为 66MHz，每个时钟周期传送两次数据(上升沿和下降沿各传送一次数据)，该总线的最大 数据传输率(总线带宽)是 。
A．132 MB/s B．264 MB/s C．528 MB/s D．1056 MB/s 解．数据线有 32 根也就是一次可以传送 32bit/8=4B 的数据，66MHz 意味着有 66M 个 时 钟 周 期 ，而 每 个 时 钟 周 期 传 送 两 次 数 据 ，可 知 总 线 每 秒 传 送 的 最 大 数 据 量 为
66M×2×4B=528MB，所以总线的最大数据传输率为 528MB/s，选 C。
20．一次总线事务中，主设备只需给出一个首地址，从设备就能从首地址开始的若干连 续单元读出或写入多个数据。这种总线事务方式称为 。
A．并行传输 B．串行传输 C．突发传输 D．同步传输 解．猝发(突发)传输是在一个总线周期中，可以传输多个存储地址连续的数据，即一次 传输一个地址和一批地址连续的数据，并行传输是在传输中有多个数据位同时在设备之间进 行的传输，串行传输是指数据的二进制代码在一条物理信道上以位为单位按时间顺序逐位传 输的方式，同步传输是指传输过程由统一的时钟控制，选 C。
21．下列有关 I/O 接口的叙述中，错误的是 ．．。 A．状态端口和控制端口可以合用同一个寄存器
B．I/O 接口中 CPU 可访问的寄存器称为 I/O 端口 C．采用独立编址方式时，I/O 端口地址和主存地址可能 相同 D．采用统一编址方式时，CPU 不能用访存指令访 问 I/O 端口
解．采用统一编址时，CPU 访存和访问 I/O 端口用的是一样的指令，所以访存指令可以
访问 I/O 端口，D 选项错误，其他三个选项均为正确陈述，选 D。
22．若某设备中断请求的响应和处理时间为 100ns，每 400ns 发出一次中断请求，中断 响应所允许的最长延迟时间为 50ns，则在该设备持续工作过程中，CPU 用于该设备的 I/O 时间占整个 CPU 时间的百分比至少是 。
A．12.5% B．25% C．37.5% D．50%
解．每 400ns 发出一次中断请求，而响应和处理时间为 100ns，其中容许的延迟为干扰 信息，因为在 50ns 内，无论怎么延迟，每 400ns 还是要花费 100ns 处理中断的，所以该设 备的 I/O 时间占整个 CPU 时间的百分比为 100ns/400ns=25%，选 B。 1.计算机硬件能够直接执行的是(a) Ⅰ.机器语言程序 Ⅱ.汇编语言程序 Ⅲ.硬件描述语言程序 A.仅Ⅰ
B.仅Ⅰ、Ⅱ D.Ⅰ、Ⅱ、Ⅲ
C.仅Ⅰ、Ⅲ
2.由3个―1‖和5个―0‖组成的8位二进制补码，能表示的最小整数是(b) A.-126
B.-125 C.-32
D.-3
3.下列有关浮点数加减运算的叙述中，正确的是(b)
Ⅰ. 对阶操作不会引起阶码上溢或下溢 Ⅱ. 右规和尾数舍入都可能引起阶码上溢 Ⅲ. 左规时可能引起阶码下溢 Ⅳ. 尾数溢出时结果不一定溢出 A.仅Ⅱ Ⅲ C.仅ⅠⅢ Ⅳ
B.仅ⅠⅡⅣ D.ⅠⅡ Ⅲ Ⅳ
4.假定主存地址为32位，按字节编址，主存和Cache之间采用直接映射方式，主存块大小为4个字，每字32位，采用回写(Write Back)方式，则能存放4K字数据的Cache的总容量的位数至少是(b) A.146k C.148K
B.147K
D.158K
5.假定编译器将赋值语句―x=x+3;‖转换为指令‖add xaddt, 3‖，其中xaddt是x 对应的存储单元地址，若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的TLB，且Cache使用直写(Write Through)方式，则完成该指令功能需要访问主存的次数至少是(c) A.0 B.1
C.2
D.3
6.下列存储器中，在工作期间需要周期性刷新的是(b) A.SRAM B.SDRAM C.ROM
D.FLASH
7.某计算机使用4体交叉存储器，假定在存储器总线上出现的主存地址(十进制)序列为8005，8006，8007，8008，8001，8002，8003，8004，8000，则可能发生发生缓存冲突的地址对是(c) A.8004、8008 C.8001、8008
B.8002、8007 D.8000、8004
8.下列有关总线定时的叙述中，错误的是(b) A.异步通信方式中，全互锁协议最慢 B.异步通信方式中，非互锁协议的可靠性最差 C.同步通信方式中，同步时钟信号可由多设备提供 D.半同步通信方式中，握手信号的采样由同步时钟控制
9.若磁盘转速为7200转/分，平均寻道时间为8ms,每个磁道包含1000个扇区，则访问一个扇区的平均存取时间大约是( b) A.8.1ms C.16.3ms
B.12.2ms
D.20.5ms
10.在采用中断I/O方式控制打印输出的情况下，CPU和打印控制接口中的I/O端口之间交换的信息不可能是(a ) A.打印字符 C.设备状态
B.主存地址 D.控制命令
11.内部异常(内中断)可分为故障(fault)、陷阱(trap)和终止(abort)三类。下列有关内部异常的叙述中，错误的( a)
A.内部异常的产生与当前执行指令相关 B.内部异常的检测由CPU内部逻辑实现
C.内部异常的响应发生在指令执行过程中
D.内部异常处理的返回到发生异常的指令继续执行43. (13分)某16位计算机主存按字节编码。存取单位为16位;采用16位定长指令格式;CPU采用单总线结构，主要部分如下图所示。图中R0~R3为通用寄存器;T为暂存器;SR为移位寄存器，可实现直送(mov)、左移一位(left)、右移一位(right)3种操作，控制信号为Srop,SR的输出信号Srout控制;ALU可实现直送A(mova)、A加B(add)、A减B(sub)、A与B(and)、A或B(or)、非A(not)、A加1(inc)7种操作，控制信号为ALUop。
请回答下列问题。
(1) 图中哪些寄存器是程序员可见的?为何要设置暂存器T? (2) 控制信号ALUop和SRop的位数至少各是多少? (3) 控制信号Srout所控制邮件的名称或作用是什么? (4) 端点①~⑨中，哪些端点须连接到控制部件的输出端?
(5) 为完善单总线数据通路，需要在端点①~⑨中相应的端点之间添加必要的连线。写出连线的起点和终点，以正确表示数据的流动方向。
(6) 为什么二路选择器MUX的一个输入端是2? (1) 图中程序员可见的寄存器有通用寄存器R0~R3和程序计数器PC;设置暂存器T用于暂存数据总线发送的数据。 (2) ALUop和SRop的位数分别为3,2。
(3) Srout所控制的部件作用是控制计算机运算结果的输出。 (4) 须连接到控制部件的输出端端点有①②③⑤⑧。
(5) ⑥→⑨，⑦→④。
(6) 使PC自增2以获取下一条指令地址。
【考查知识点】寄存器相关概念及寄存器的操作，单总线结构
44. (10分)题43中描述的计算机，其部分指令执行过程的控制信号如如题44图a所示。
题44图a 部分指令控制信号
该机指令格式如题44图b所示，支持寄存器直接和寄存器间接两种寻址方式，寻址方式位分别为0和1，通用寄存器R0~R3的编号分别为0、1、2和3。
题44图b 指令格式 请回答下列问题。
(1) 该机的指令系统最多可定义多少条指令?
(2) 假定inc、shl和sub指令的操作码分别为01H、02H和03H，则以下指令对应的机
器代码各是什么? ① inc R1 ; R1 + 1→R1 ② shl R2,R1 ; (R1) << 1→R2
③ sub R3, (R1),R2 ; ((R1)) – (R2) → R3
(3) 假定寄存器X的输入和输出控制信号分别为Xin和Xout，其值为1表示有效，为0表示无效(例如，PCout=1 表示PC内容送总线);存储器控制信号为MEMop，用于控制存储器的读(read)和写(write)操作。写出题44图a中标号①⑧处的控制信号或控制信号的取值。 (4) 指令―sub R1,R3,(R2)‖和―inc R1‖的执行阶段至少各需要多少个时钟周期? (1) 128
(2) ① 0280H，② 04A8H，③ 06EEH
(3) ① 0，② mov，③ mova，④ left，⑤ read，⑥ sub，⑦mov，⑧ Srout。 (4) 至少各需要8和7个时钟周期。