ADDR25引脚。另外，由于SDRAM的行地址和列地址是复用的，所以地址线的数目并部需要这么多。
SDRAM的其他控制线按照HY57V561620的引脚功能――与S3C2410的SDRAM控制信号线相连接。
SDRAM存储器电路如图 4.5所示。
图 4.5 SDRAM存储器电路
4.3.3 NAND Flash存储器
NAND Flash具有良好的性价比和系统接口，且S3C2410支持NAND ROM启动方式，所以核心板选用了三星公司的NAND Flash：K9F1208U0B-PCB0。该Flash是64MB的CMOS工艺制造的存储器。采用48脚TSOP封装，其工作电压为2.7V~3.6V，其I/O口为数据线和地址线的复用端口。通过对其内部的命令寄存器写入标准的命令序列，可对其进行编程、整片擦除、按扇区擦除以及其它操作。核心板使用K9F1208U0B-PCB0扩展了64M的NAND Flash存储器，K9F1208U0B-PCB0的I/O0~I/O7直接与S3C2410的DATA0～DATA7相连，通过数据总线发送地址、命令和数据。NAND Flash接口电路原理图如图 4.6所示。
21
图 4.6 NAND Flash存储器电路
4.4 时钟电路
S3C2410可以使用外部晶振或外部时钟输入作为系统时钟，外部晶振的频率范围是10MHz～20MHz，核心板采用12MHz的外部晶振，所以S3C2410A的OM2，OM1引脚接为低电平，将外部时钟输入引脚接为高电平（3.3V），电路如图 4.7所示。通过S3C2410的内部锁相环，可以将处理器时钟倍频至最高266MHz。
图 4.7 核心板时钟电路
4.5 复位电路
核心板的复位电路采用内置E2PROM存储器的专用电源监控复位芯片
22
CAT1025JI-30，提高了系统的可靠性。系统复位电路如图 4.8所示。
图 4.8 核心板复位电路
4.6 电源电路
由于ARM芯片的高速、低功耗、低工作电压导致了其噪声容限很低，对电源的纹波、瞬态响应、电源监控的可靠性等诸多方面提出了更高的要求。核心板使用的一组3.3V电源有外部提供，而S3C2410需要的1.8V电压是通过核心板上的LDO芯片（低压差电源芯片）得到的。核心板使用SPX1117M3-1.8将3.3电压转换为1.8V。使用时，其输出端需要一个至少10uF的钽电容来改善瞬态响应和稳定性。核心板的电源电路如图 4.9所示。
图 4.9 核心板电源电路
4.7 以太网接口电路
以太网规范规定以太网需要两种接口部件：MAC（Media Access Controller，媒体访问控制器）和PHY（Physical transceiver，物理收发器）。MAC是一种纯数字的设备，负责数据流的同步处理。而PHY在很大程度上是一种模拟器件，负责将数据转换成在特定的媒体上（常用双绞线）传输所需的信号电平。 本系统的以太网控制器（网卡）使用DAVICOM公司的10/100Mb/s自适应以太网芯片DM9000E(DM9000系列，以下称为DM9000)。DM9000是一个全集成、功能强大、性价比高的快速以太网MAC控制器，支持8位、16位、32位数据总线宽度，带有一个通用处理器接口、EEPROM接口、10/100Mb/s PHY和16KB的SRAM（13KB作为接收FIFO，3KB作为发送FIFO）；包含一系列可被访问的控制状态寄存器，这些寄存器是字节对齐的，在硬件或软件复位时被设置成初始值；采用单电源供电，可兼容3.3V、5V的IO接口电平。DM9000同样支持MII（Media Independent Interface 介质无关接口）接口。
23
MagicARM2410实验箱主板上带有一路10/100M以太网接口电路，电路原理图如图 4.10所示。
DM9000的EEDO引脚和WAKEUP引脚的复位值决定了其数据位宽度。电路图中EEDO已接低电平，WAKEUP内部有60K下拉电阻，因此悬空该引脚时WAKEUP的复位值也是低电平。所以该电路中，DM9000的数据位宽度是16位，S3C2410的数据总线DATA0～DATA15与DM9000的SD0～SD15相连接。
DM9000E的AEN是芯片选通引脚，与S3C2410的片选线nGCS3相连，该引脚为低时才能进行读写操作。所以DM9000的片选地址为0x18000000。 S3C2410的地址线ADDR2与DM9000E的命令/数据使能端CMD相连，CMD引脚用于设置COMMAND模式，CMD为高时，选择数据端口，CMD为低时，选地址端口。DM9000默认工作基地址为300H。数据端口和地址端口的地址由下式决定：
DM9000地址端口=片选地址+0x300H+0x00 DM9000数据端口=片选地址+0x300H+0x04
由上式可以得到DM9000的地址端口为0x18000300，数据端口为0x18000304。
DM9000的INT与S3C2410的外部中断EINT0相连接，在系统中网卡的中断号为0，默认情况下，INT引脚为高电平时表示网卡中断产生。
DM9000的RST与S3C2410的GPG2引脚相连，系统软件通过配置GPG2的电平，产生由高到低电平变化使DM9000硬件复位。
IOR和IOW是DM9000的读写选择引脚，低电平有效，即低电平时进行读（IOR）写（IOW）操作。
24
图 4.10 以太网接口电路
4.8 JTAG调试接口电路
在现在系统中越来越强调可策性，调试、测试接口的设计也越来越受到重视。S3C2410中内置有一个JTAG调试接口，通过这个接口可以控制芯片的运行和获取内部信息。这部分的电路比较简单，电路原理如图 4.11所示。
图 4.11 JTAG调试接口电路
25