Y=0.00011 （2）X= 0.11011 Y= -0.10101 （3）X=-0.10110 Y=-0.00001 解：（1）先写出x和y的变形补码再计算它们的和 [x]补=00.11011[y]补=00.00011 [x+y]补=[x]补+[y]补=00.11011+00.00011=0.11110 ∴x+y=0.1111B无溢出。 （2）
先写出x和y的变形补码再计算它们的和 [x]补=00.11011[y]补=11.01011 [x+y]补=[x]补+[y]补=00.11011+11.01011=00.00110 ∴x+y=0.0011B无溢出。 （3）先写出x和y的变形补码再计算它们的和 [x]补=11.01010[y]补
=11.11111 [x+y]补=[x]补+[y]补=11.01010+11.11111=11.01001 ∴x+y=-0.10111B无溢出
37、写出十进制数 -5的IEEE754编码。 写出十进制数 -5的IEEE754编码 简答题
38、某加法器进位链小组信号为C4C3C2C1 ，低位来的信号为C0 ，请分别按下述两种方式写出C4C3C2C1的逻辑表达式。（1） 串行进位方式 （2） 并行进位方式
解：（1）串行进位方式： C1=G1+P1C0其中：G1=A1B1，P1=A1⊕B1 C2=G2+P2C1 G2=A2B2，P2=A2⊕B2 C3=G3+P3C2 G3=A3B3，P3=A3⊕B3 C4=G4+P4C3 G4=A4B4，P4=A4⊕B4 (2)并行进位方式： C1=G1+P1C0 C2=G2+P2G1+P2P1C0 C3=G3+P3G2+P3P2G1+P3P2P1C0
C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0 其中G1-G4，P1-P4表达式与串行进位方式相同。
39、什么是奇偶校验码？
奇偶校验码用于检验信息在传输、存储和处理过程中出现的错误。奇偶校验码只是一种最简单的检错码，只能检错不能纠错，且仅能检出奇数个错误。 40、简述计算机中采用二进制代码的优点。
（1）技术上容易实现； （2）运算规则简单； （3）可借助于逻辑代数来分析、研究； （4）与其它进制的转换容易。
第三章
单选题
1、下面说法正确的是C
半导体RAM信息可读可写，且断电后仍能保持记忆 半导体RAM属挥发性存储器，而静态的RAM存储信息是非挥发性的 静态RAM、动态RAM都属挥发性存储器，断电后存储的信息将消失 ROM不用刷新，且集成度比动态RAM高，断电后存储的信息将消失 2、存储单元是指：C 存放一个二进制信息位的存储元 存放一个机器字的所有存储元集合 存放一个字节的所有存储元集合 存放两个字节的所有存储元集合 3、采用虚拟存储器的主要目的是B
提高主存储器的存取速度
扩大存储器空间，并能进行自动管理 提高外存储器的存取速度 扩大外存储器的存储空间
4、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为：D 64，16 16，64 64，8 16，16
5、计算机系统中的存贮器系统是指：d RAM存贮器 ROM存贮器 主存贮器 内存贮器和外存贮器
6、交叉存储器实质上是一种（a）存储器，它能执行独立的读写操作 多模块，并行 多模块，串行 整体式，并行 整体式，串行
7、相联存储器是按(c)进行寻址的存储器 地址指定方式 堆栈存取方式 内容指定方式 地址指定与堆栈存取方式结合
8、在主存和CPU之间增加cache的目的是c 增加内存容量 提高内存的可靠性 解决CPU与内存之间的速度匹配问题 增加内存容量，同时加快存取速度 9、存储周期是指b 存储器的读出时间 存储器进行连续读和写操作所允许的最短时间间隔 存储器的写入时间 存储器进行连续写操作所允许的最短时间间隔 判断题 10、存储元存储八位二进制信息，是计算机存储信息的最小单位。错 11、存储器带宽指单位时间里存储器所存取的信息量，是衡量数据传输的重要指标。常用单位有：位/秒或字节/秒。对
12、Cache主要强调大的存储容量，以满足计算机的大容量存储要求。错
13、外存（辅存）主要强调快速存取，以便使存取速度与CPU速度相匹配。错 14、计算机存储器功能是记忆以二进制形式表示的数据和程序。对 填空题
15、 DRAM存储器的刷新一般有(集中式)、（分散式）和（异步式）三种方式，之所以
刷新是因为（有电荷泄漏，需要定期补充）。
16、 虚拟存储器只是一个容量非常大的存储器（逻辑）模型，不是任何实际的（物理）存储器，按照主存-外存层次的信息传送单位不同，虚拟存储器有（段）式、（页）式和（段页式）三类。
17、 虚拟存储器指的是（主存）层次，它给用户提供了一个比实际空间大得多的（虚拟地址）空间。
18、 主存与CACHE的地址映射有（全相联）、（直接）、（组相联）三种方式。
19、 双端口存储器和多模块交叉存储器属于（并行）存储器结构，前者采用（空间并行）技术，后者采用（时间并行）技术。
20、 CPU能直接访问由（CACHE）和（内存），但不能直接访问（外存）。 21、 存储器的技术指标主要有（存储容量）、（存取时间）、（存储周期）和（存储器带宽）。
22、 对存储器的要求是（容量大），（速度快），（成本低），为了解决这三方面的矛盾，计算机采用（多级存储）和体系结构。 计算题
23、CPU执行一段程序时，CACHE完成存取的次数为5000次，主存完成存取的次数为200次。已知CACHE存取周期为40ns，主存存取周期为160ns。分别求CACHE的命中率H、平均访问时间Ta和CACHE-主存系统的访问效率e。
（1）h = 5000/(5000+200) = 96.15%。
（2）ta = h×tc+(1-h)×tm = 40×96.15%+(1-96.15%)×160 = 44.62ns。 （3）e = tc/ta = 40/44.62 = 89.65%。
24、已知cache/主存的效率是85%，平均访问时间为60ns，cache比主存快4倍，求主存的存取周期和cache的命中率。
解：因为：ta = tc / e 所以 ：tc = ta×e = 60×0.85 = 510ns (cache存取周期)
因为：e = 1 / [r + (1 – r )H]
tm = tc×r =510 ×4 = 204ns (主存存取周期)
所以： H = 2.4 / 2.55 = 0.94
25、设某RAM芯片，其存储容量为16K×8位，问： 1) 该芯片引出线的最小数目应该是多少？ 2) 存储器芯片的地址范围是多少？ 解：（1）16K=2的14次方，所以地址线为14根，字长为8位，所以数据线为8根，加上芯片片选信号CS，读信号RD，写信号WR，电源线，地址线，器引出线最小数目应该为27跟。
（2）存储器芯片的地址范围为：0000H~3FFFF。 26、有一个16K×16的存储器，用1K×4的DRAM芯片（内部结构为64×16）构成，设读/写周期为0.1ms，问： 1) 采用异步刷新方式，如单元刷新间隔不超过2ms，则刷新信号周期是多少？ 2) 如采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？死时间率多少？
解（1）刷新信号间隔为2MS/64=31.25MS,此即刷新信号周期
（2）设T为读/写周期，且列向16组同时进行刷新，则所需刷新时间为64T,已知T=0.1MS，
则死亡时间率=64T/2000*100%=0.32%。
27、设存储器容量为32M字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。若存储周期T=200ns，数据总线宽度为64位，总线传送周期t=50ns。问：顺序存储器和交叉存储器的平均存取时间、带宽各是多少？
28、某磁盘组共有4个记录面，每毫米5道，每道记录信息为12 288B，最小磁道直径为230毫米，共有275道，磁盘转速为3000转/分。 （1）最低位密度是多少？ （2）数据传输率是多少？ （3）平均等待时间是多少？ （1）11.58b/mm (2)614400B/s (3)10ms
29、某磁盘组有5个记录面，每个记录面的内磁道直径为22cm，外磁道直径为33cm，最大位密度为1600bit/cm，道密度为80道/cm，转速为3600转/分。 （1）计算每条磁道的容量； （2）计算磁盘的数据传输率； （3）计算平均等待时间。 (1)每条磁盘的容量是110525B （2）6631680B/S (3)8.33ms
简答题
30、说出至少三种加速CPU和存储器之间有效传输的措施。
答：主要有： 1) 加长存储器的字长 2) 采用双端口存储器 3) 加入CACHE 4) 采用多体交叉存储器
31、存储保护主要包括哪几个方面？ 答：存储保护一般涉及存储区域保护和访问方式保护两大方面。前者主要有 页表保护、键保护、环保护等方式，后者则主要考虑对主存信息使用的读、写、执行三种方式的保护。
32、计算机存储系统分为哪几个层次？
答：计算机存储系统一般指：CPU内的寄存器、CACHE、主存、外存、后备存 储器等五个层次 应用题
33、主存容量为4MB，虚存容量为1GB，则虚存地址和物理地址各为多少位？如页面大小为4KB，则页表长度是多少？ 解（1）；虚拟容量1GB对应地址为30位； 主存容量4MB对应地址为22位 (2);1GB/4KB=256K
34、CPU执行一段程序时, cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和
平均访问时间。
35、某机器中，已知配有一个地址空间为0000H-3FFFH的ROM区域。现在再用一个RAM芯片(8K×8)形成40K×16位的RAM区域，起始地址为6000H,假定RAM芯片有/CS和/WE 信号控制端。CPU的地址总线为A15-A0，数据总线为D15-D0，控制信号为R/W (读/写)，/MREQ (访存)，要求：（1） 画出地址译码方案。（2） 将ROM与RAM同CPU连接。
36、用16K×8位的DRAM芯片组成64K×32位存储器，画出该存储器的组成逻辑框图。
37、某机字长8位，用4K*8位的RAM芯片和2K*8位的ROM芯片设计一个容量为16K字的存储器，其中RAM为高8K字，ROM为低2K字，最低地址为0。 （1）地址线和数据线各为多少根？ （2）各种芯片的数量是多少？
（3）请画出存储器结构图及与CPU的连接图。 1）地址线14根，数据线8根； （2）2片RAM，1片ROM；
38、
下图为某16位机的主存空间构成示意图，其中RAM为8K*16的随机存储器，ROM位8K*16位的只读存储器。仔细分析该图，并按要求答题。 （1）该存储器最大空间有多少？已经构成的空间有多少？
（2）图中构成的地址空间分布是怎样的？画出地址空间分布图。
某8位机地址16位，用8K*8位的ROM芯片和8K*8位的ram芯片组成存储器，按字节编址，其中RAM的地址为0000H~5FFFH，ROM的地址为6000H~9FFFH。要求： （1）画出存储器空间分布图，并确定需要的RAM以及RAM芯片数量； （2）画出此存储器组成结构图及与CPU的连接图。 （1）图略；需要3片RAM，2片ROM； （2）图略。
第四章
单选题
1、用某个寄存器的值做操作数地址的寻址方式称为（D）寻址。 直接 间接 寄存器 寄存器间接
2、堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP所指示的栈顶单元，如果进栈的操作是：(A)-〉MSP, (SP)-1-〉SP, 那么出栈的操作应为： B (MSP)－〉A, (SP)+1－〉SP (SP)+1－〉SP, (MSP)－〉A