写响应通道
写响应通道是从设备对写交易作出响应的通道。所有写交易使用完成信 号。
不是猝发中每个独立数据传输都返回一个完成信号，而是每个猝发完成后一起返回一个完成信号。
1.2.2 接口与互联
一个典型的系统主要是由一个主设备和从设备连接组成的，它们通过某种形式的互连组合在一起，如图1-3所示。
图1-3 接口和互联
AXI协议提供了一个单独的接口定义来描述接口： ?主设备和互连之间 ?从设备和互联之间 ?主设备和从设备之间。
上述接口定义使各种不同的互连易于表达。设备之间的互联，与其他具有对称的主端口和从端口设备一样，可以连接真正的主设备和从设备。 大多数系统采用如下三种互连的方式之一： ?共享地址和数据总线
?共享地址总线和多个数据总线
?拥有多个地址和数据总线的多层互联。 在大多数系统中，地址的通道的带宽需求明显小于数据通道带宽的需求。这种系统能在系统运行和复杂度之间实现良好平衡，而复杂度主要由于使用共享地址总线和多个数据总线互联方式去使能数据并行传输而导致的。
1.2.3 寄存器片
每个AXI的通道仅在一个方向上进行信息的传输，各通道之间不需要固定联系。这是很重要的，因为它以添加循环延时为代价， 在任何通道内运行使能一个寄存器片， 这使得在循环延迟和最大工作频率之间的权衡考虑成为可能。
另外，当给定一个互联后，在其内部几乎任何一点处均可以使用寄存器片。它对处理器和高速内存之间实现直接，快速链接非常有利。但使用简单的寄存器片去分离一个较长的路径给低性能外设。
1.3 AXI协议中的基本交易
6
本部分给出基于 AXI 协议的基本交易的示例。每个示例都使用了VALID 和READY握手机制。地址信息及数据的传输都是在VALID 和READY 信号同时为高的时候传输。示例下面几部分介绍： ", 1.3.1 读猝发 示例 ", 1.3.2 连续的读猝发 示例 ", 1.3.3 写猝发示例
本部分也介绍了交易顺序。 1.3.1 读猝发 示例
图1-4 为一个4 拍的读猝发 交易的时序图。在这个例子中，主设备发送地址，一个周期后从设备接收。
主设备在发送地址的同时也发送了一些控制信息，用于记录猝发的类型和长度，为了保持图的清晰性，在此省略这些信号。
地址总线上出现地址之后，在读数据通道上发生数据的传输。从设备一直保持 VALID 信号为低，直到读数据准备好。从设备发送RLAST 信号标志着此次猝发交易中这是最后一个数据的传输。
图 1-4 读猝发 交易
1.3.2 交叠读猝发示例
图 1-5 为主设备在从设备接收第一个猝发交易的地址后发送另一个猝发交易的地址的时序图。这样可以保证一个从设备在完成第一个猝发交易的同时可以开始处理第二个猝发 交易的数据。
图 1-5 交叠读猝发交易
1.3.3 写猝发示例
图 1-6 为一次写交易的时序图。当主设备发送地址和控制信息到写地址通道之后，交易过程开始。然后主设备通过写数据通道发送每一个写数据，当为最后一
7
个需要发送的数据时，主设备将WLAST 信号置高。当从设备接收完所有的数据时，从设备返回给主设备一个写响应信号标志本次写交易的结束。
图 1-6 写猝发 交易
1.3.4 交易顺序
AXI 协议支持乱序交易。通过接口的每次交易，协议都会分配一个ID 标签。协议要求相同ID 的交易按顺序完成，而对不同ID的交易没有顺序限制，可以乱序完成。
乱序交易可以在两个方面提高系统的性能： ", 互连设备在与具有快速响应能力的从设备和速度相对慢的从设备进行交易时，前者的交易优先后者完成。 ", 复杂的从设备返回读到的数据，此时的数据可能是乱序的。例如，较晚获得的数据由于它被存放在内部缓冲器中，数据访问要优先于早期获得的数据。
如果一个主设备要求以交易开始时顺序一样的方式完成交易， 则那些交易要使用相同的ID 标签。但是若主设备不要求按顺序完成交易，则可以为不同的交易分配不同的ID，可以按任何顺序完成交易。
在一个多主设备的系统中，互连设备负责给 ID 添加额外信息，以保证所有从主设备那里传来的ID 标签是唯一的。ID 就像一个主设备号码，但通过扩展可以使得每个主设备可以实现多个虚拟主设备，在相同端口通过提供ID，指示虚拟主设备号码。
虽然复杂的装置可以利用乱序，但是简单的装置不要求使用。简单的主设备可以为每个交易分配相同的ID，简单的从设备可以按序响应交易，不用管ID。
第二章 信号描述
本章定义了AXI协议中使用的信号。虽然总线宽度和交易ID的宽度都是需要具体说明的，但在本章的表中先显示32位的数据总线，一个4位的写入数据选通，和4位的ID域。本章包含以下几个部分：
8
?全局信号
?写地址通道信号 ?写数据通道信号 ?写响应通道信号 ?读地址通道信号 ?读数据通道信号 ?低功耗接口信号
2.1全局信号
表2-1中给出了AXI全局信号
表2-1 AXI全局信号
2.2写地址通道信号
表2-2列出了写地址通道信号
表2-2 写地址通道信号
9
2.3 写数据通道信号
表2-3列出了写数据通道中用到的信号
表2-3 写数据通道信号
2.4 写响应通道信号
表2-4列出了写响应通道中用到的信号
表2-4 写响应通道信号
2.5 读地址通道信号
表2-5列出了读地址通道中用到的信号
表2-5 读地址通道信号
10