武汉理工大学《电子技术基础 数字部分》 课程设计
表3 74ls42功能表
由于自然序列和音乐序列都是十进制循环序列，而奇序列和偶数序列为五进制循环，若用一个脉冲信号会导致输出显示时间不一致，考虑用分频电路使得自然序列和音乐序列的脉冲信号频率奇数序列和偶数序列的二分之一。用JK触发器可以实现。74ls112是包含了两个JK触发器的芯片，电路只需用到一个。JK触发器的功能已非常熟悉，不再介绍。
3.3原理设计
3.3.1数列循环电路设计
这部分电路主要由一个四进制计数器和一个译码器构成，这个部分的作用
是让自然序列，奇数序列，偶数序列，音乐序列，依次循环显示。计数器的脉冲应该与各个序列计数器的最高位相连，每当一个序列计数完成产生一个脉冲触发数列循环电路计数。而译码器应该与各序列计数器的使能端相连，每次只能有一个计数器工作。如当自然序列计数完成，其最高位输出QD将会从高电位跳为低电位，从而触发四进制计数器计数，由于当前为自然序列工作，译码器的输出Y0Y1Y2Y3必为0111，而计数器计数为00。计数器被触发后计数变为01，相应译码器输出，变为1101，自然序列停止工作，奇数序列开始循环。如此可以循环进行。各个序列计数器的最高位应该通过四输入或门接到四进制计数器的CP端。74ls90需要R01和R02端同时为高电平才能清零。电路如图1所示。
图1 数列循环电路
7
武汉理工大学《电子技术基础 数字部分》 课程设计
3.3.2数字显示电路
（1）自然序列
从前面的功能表可以看出，将74ls90的最低位输出端QA与CPB端相连，脉冲信号从CPA输入,可实现十进制计数。自然序列的产生只需将输出与译码器相连即可。在脉冲信号的触发下，计数器的输出端的状态依为0000→0001→0010→0011→0100→0101→0110→0111→1000→1001，然后再将计数器的输出端和数码管的输入端口相接就可以在数码管上面看到依次显示从0到9了。数字显示电路先用软件中提供的脉冲信号发生器和四输入数码管代替，在后面将详细介绍脉冲信号的产生和显示电路的原理。其电路如图2所示。
图2 自然序列电路 （2）奇数序列
将译码器的最低QA端接高电位，其余三位正常计数，可以实现奇数计数。译码器高三位可以考虑两种接法:1. 分别从高到底与计数器的QDQCQB相连，这样需要用到分频电路。2.分别从高到底与QCQBQA相连，这样不需分频电路，但会造成显示电路的乱码。因为，当QCQBQA为101或更大时，译码器的输入大于1011，译码器输出全为高电平。而用数码管仿真时，数码管乱码。由于上述原因，采用1方案。
8
武汉理工大学《电子技术基础 数字部分》 课程设计
图3 奇数序列电路
图4 方案2造成的乱码 （3）偶数序列
偶数序列的原理与奇数序列类似，只要将译码器的最低位QA接低电平，其余接法与奇数序列相同。
9
武汉理工大学《电子技术基础 数字部分》 课程设计
图5 偶数序列电路
（4）音乐序列
音乐序列的特点是从0显示到7后又再变为0，这里可以将译码器的最高位固定接低电平就可以实现了。因为74LS90的输出端只有三个与译码器相接，当74LS90的输出为“1000”和“1001”时，这时由于数码管最高位是固定接低电平的，也就是数码管的输入端仍是“0000”，“0001”。这样数码管的显示就又变成0和1。其序列仿真电路图如图6。
图6 音乐序列电路
10
武汉理工大学《电子技术基础 数字部分》 课程设计
3.3.3二分频电路设计
由于奇、偶序列数字显示时间间隔是自然序列和音乐序列的2倍，为了实现显示数字时间间隔相等的目的，可以使用二分频电路，让自然序列和音乐序列的显示时间与奇偶电路的显示时间相等。
将JK触发器的JK端都接高电平，就构成一个T’触发器。当接收到一个
下降沿触发，触发器的状态就翻转一次。从而使得输出信号的频率是输入CP信号的二分之一。分频电路如图7所示。
图7 分频电路
3.3.4脉冲发生电路
这里用到的是用555定时器设计的多谐振荡器，多谐振荡器的优点是在接通电源之后就可以产生一定频率和一定幅值矩形波的自激振荡器，而不需要再外加输入信号。而用555定时器设计的多谐振荡器也有很多优点，由于555定时器内部的比较器灵敏度较高，而且采用差分电路形式，这样就使多谐振荡器产生的振荡频率受电源电压和环境温度变化的影响很小。
接通电源后，电容C2被充电，当VC上升到2/3VCC时，使输出电压为低电平，同事放电三极管T导通，此时电容C2通过RB和T放电，VC下降。当VC下降到2/3VCC时，V0翻转为高电平。当放电结束后，T管截止，VCC将通过RA
11