石家庄铁道大学
数字钟设计与制作
6
整合后，显示相应的输出状态。
2 EDA、VHDL简介
2.1 EDA技术
EDA是电子设计自动化（Electronic Design Automation）缩写，EDA是以计算机为工具，根据硬件描述语言HDL（ Hardware Description language）完成的设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局布线、仿真以及对于特定目标芯片的适配编译和编程下载等工作。典型的EDA工具中必须包含两个特殊的软件包，即综合器和适配器。综合器的功能就是将设计者在EDA平台上完成的针对某个系统项目的HDL、原理图或状态图形描述，针对给定的硬件系统组件，进行编译、优化、转换和综合，最终获得我们欲实现功能的描述文件。综合器在工作前，必须给定所要实现的硬件结构参数，它的功能就是将软件描述与给定的硬件结构用一定的方式联系起来。
2.2 硬件描述语言——VHDL
★ VHDL的简介
VHDL的英文全名是Very-High-Speed Integrated Circuit
HardwareDescription Language,诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言 。自IEEE公布了VHDL的标准版本，IEEE-1076（简称87版)之后，各EDA公司相继推出了自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即IEEE标准的1076-1993版本，（简称93版）。现在，VHDL和Verilog作为IEEE的工业标准硬件描述语言，又得到众多EDA公司的支持，在电子工程领域，
石家庄铁道大学
数字钟设计与制作
7
已成为事实上的通用硬件描述语言。有专家认为，在新的世纪中，VHDL于Verilog语言将承担起大部分的数字系统设计任务。
★ VHDL语言的特点
1.用VHDL代码而不是用原理图进行设计，意味着整个电路板的模型及性能可用计算机模拟进行验证。
2.VHDL元件的设计与工艺无关，与工艺独立，方便工艺转换。 3.VHDL支持各种设计方法，自顶向下、自底向上或者混合的都可以。 4.可以进行从系统级到逻辑级的描述，即混合描述。
5.VHDL区别于其他的HDL，已形成标准，其代码在不同的系统中可交换建模。
★ VHDL的设计流程 1.设计规范的定义
明确这个系统有哪些设计要求，和你要想到达的目标。 2.采用VHDL进行设计描述
这部分包括设计规划和程序的编写。设计规划主要包括设计方式的选择及是否进行模块划分。设计方式一般包括直接设计，自顶向下和自底向下设计，这个和其他软件语言差不多。最重要还是模块划分。 3.VHDL程序仿真
4.综合、优化和布局布线
综合指的是将设计描述转化成底层电路的表示形式，其结果是一个网表或者是一组逻辑方程；优化，这个主要是为了提高程序的执行效率及减少资源的利用；布局布线，指的是将逻辑关系转化成电路连接的方式。 5.仿真
石家庄铁道大学
数字钟设计与制作
8
这个与VHDL程序仿真不同，这个不仅是对逻辑方面的验证，还要进行时序功能验证。 6.器件编程
3 数字钟设计
3.1数字钟的工作原理
数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有设置启/停开关。当按下启/停开关，将启动数字钟开始计时，当再按一下启/停开关时，将终止数字钟操作。复位开关可以在任何情况下使用，即便在数字中工作过程中，只要按一下复位开关，数字钟就清零，并做好下次工作的准备。具清零的功能，且能够对数字钟系统的小时、分钟进行调整。具有整点报时功能等附加功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”，计数器、校时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。
3.2数字钟的实现流程
静
态
扫
描
：
晶体震荡电路 20M 分频电路 1Hz 石家庄铁道大学
数字钟设计与制作
9
动态扫描： 思路一：
位选信号
时十位 时个位 分十位 分个位 秒十位 秒个位 译码驱动 段选信号
小时转码 分转码 秒转码 小时计数0~24 分计数0~59 秒计数0~59 晶体震荡电路 20M 分频电路 1Hz 石家庄铁道大学
数字钟设计与制作
10
思路二：
秒个位计数 0~2 秒个位计数 0~9 秒个位计数 0~5 秒个位计数 0~9 秒个位计数 0~5 秒个位计数 0~9 20M 1Hz
晶体震荡电路 分频电路