课 课程设计报告
二、 硬件设计
1.微处理器8086
当引脚接高电平时，CPU工作于最小模式。此时，引脚信号24～31的含义及其功能如下：
(1)INTA/（interrupt acknowledge）：可屏蔽中断响应信号，输出，低电平有效。 CPU通过信号对外设提出的可屏蔽中断请求做出响应。为低电平时，表示CPU已经响应外设的中断请求，即将执行中断服务程序。 （2）ALE（address lock enable）：地址锁
存允许信号，输出，高电平有效。 CPU利用ALE信号可以把AD15 ～AD0地址/数据、A19/S6～A16/S3地址/状态线上的地址信息锁存在地址锁存器中。
（3）DEN/（data enable）：数据允许控制信号，输出，三态，低电平有效。信号用作总线收发器的选通控制信号。当为低电平时，表明CPU进行数据的读/写操作。
（4）DT/（data transmit or receive）：数据发送/接收信号，输出，三态。 DT/信号用来控制数据传送的方向。DT/为高电平时，CPU发送数据到存储器或I/O端口；DT/为低电平时，CPU接收来自存储器或I/O端口的数据。
（5）IO/M/（memory I/O select）：存储器、I/O端口选择控制信号。 信号指明当前CPU是选择访问存储器还是访问I/O端口。为高电平时访问存储器，表示当前要进行CPU与存储器之间的数据传送。为低电平时，访问I/O端口，表示当前要进行CPU与I/O端口之间的数据传送。
（6）WR/（write）：写信号，输出，低电平有效。 信号有效时，表明CPU正在执行写总线周期，同时由信号决定是对存储器还是对I/O端口执行写操作。
（7）HLDA（hold acknowledge）：总线保持响应信号，输出，高电平有效。HLDA是与HOLD配合使用的联络信号。在HLDA有效期间，HLDA引脚输出一个高电平有效的响应信号，同时总线将处于浮空状态，CPU让出对总线的控制权，将其交付给申请使用总线的8237A控制器使用，总线使用完后，会使HOLD信号变为低电平，CPU又重新获得对总线的控制权。
（8）HOLD（bus hold request）：总线保持请求信号，输入，高电平有效。在DMA数据传送方式中，由总线控制器8237A发出一个高电平有效的总线请求信号，通过HOLD引脚输入到CPU，请求CPU让出总线控制权。
15
课 课程设计报告
2. 可编程并行接口芯片8255A
RESET:复位输入线，当该输入端外于高电平时，所有内部寄存器（包括控制寄存器）均被清除，所有I/O 口均被置成输入方式。
PA0～PA7:端口A 输入输出线，一个8 位的数据输出锁存器/缓冲器， 一个 8 位的数据输入锁存器。 PB0～PB7:端口B 输入输出线，一个8 位的I/O 锁存器， 一个 8 位的输入输出缓冲器。
PC0～PC7:端口C 输入输出线，一个8 位的数据输出锁存器/缓冲器， 一个 8 位的数据输入缓冲器。端口C 可以通过工作方式设定而分成2 个4 位的端口， 每个 4 位的端口包含一个4 位的锁存器，
分别与端口A 和端口B 配合使用，可作为控制信号输出或状态信号输入端口。
CS:片选信号线，当这个输入引脚为低电平时，表示芯片被选中，允许8255 与CPU 进行通讯。 RD:读信号线，当这个输入引脚为低电平时，允许8255 通过数据总线向CPU 发送数据或状态信息，即CPU 从8255 读取信息或数据。
WR:写入信号，当这个输入引脚为低电平时，允许CPU 将数据或控制字写8255。
D0～D7:三态双向数据总线，8255 与CPU 数据传送的通道，当CPU 执行输入输出指令时，通过它实现8 位数据的读/写操作，控制字和状态信息也通过数据总线传送。 8255 的读写控制：
8255 的读/写控制逻辑电路接受CPU 发来的控制口号RD、WR、RESET 和地址信号A1~A0。然后根据命令端口，控制信号的要求，将端口的数据读出选信CPU 或者将CPU送来的数据写入端口，各端口的工作状态。通过用输出指令对8255A 的控制字寄存器编程，写入设定工作方式的控制字，可以让3个数据口以不同的方式工作，端口A 可工作于3 种方式的任一种，端口B 只能工作于方式0 和方式1，端口C 除了用于输入输出端口外，还能配合A 口和B 口工作，为这两个端口的输入输出操作提供联系信号。
16
课 课程设计报告
3.可编程定时/计数器8253A
8253A的引脚可以分为两部分：与CPU的接口引脚和与外设的接口引脚。
(1) 与CPU的接口引脚
D0～D7：三态双向数据线，和CPU数据总线相连，用于传输CPU与8253之间的数据信息、控制信息和状态信息。
CS：片选信息，输入、低电平有效。
A1、A0：用来对8253A片内三个计数通道和控制字寄存器进行寻址。
RD：读信号，输入，低电平有效。 WR：写信号，输入，低电平有效。 (2) 与外设的接口引脚
CLK：时钟输入引脚，用于输入定时脉冲或计数脉冲信号。计数器对这个引脚输入的脉冲进行计数。
GATE：门控输入端。用于外部控制计数器的启动计数和停止计数的操作。两个或两个以上计数器连用时，可以用此信号来同步，也可用于与外部某信号的同步。
OUT：计数输出端。不管8253以何种方式工作，当计数器计数到0时，在OUT引脚上必定有输出。在不同模式下，可输出不同形式的信号。 4.LED数码管
LED为发光二极管构成的显示器件，亦称数码管。由7个字符段和一个小数点段组成，每段对应一个发光二极管，当发光二极管点亮时，相应的字符段点亮。LED有共阴极和共阳极两种供应状态。
共阴极显示时，将LED显示的COM接地，将八个字符段端a、b、c、d、e、f、g、dp依次与一个8位I/O口的最低到最高位连接，当I/O给LED的哪个字符段送入一个高电平时，该段
17
课 课程设计报告
就被点亮，从而可从这7个字符段中被点亮的构成相应的字符显示出来。同理，COM阳极即将COM端接Vcc，其显示原理与COM阴极的基本相同，但I/O口送入低电平是相应的段才被点亮。 5.4×4矩阵按键
键盘是信息输入元件，由一个个按钮组成，如果是独立按钮的话必须要需要
一个I/O口对它进行检测。因为4×4矩阵键盘有8个管脚，于是将键盘接8255A的PC口。因为进行键盘扫描一般要求有一部分的I/O口的工作方式是输入，另一部分I/O是输出，具体到4×4键盘则要求4个I/O口输入，另外4个输出，这一点PC口刚好符合，而PA、PB口要么全部输入或输出，所以只能是PC口接键盘。
4x4矩阵按键面板
18
课 课程设计报告
6.74L138译码器
①当一个选通端（E1）为高电平，另两个选通端（(/E2))和/(E3)）为低电平时，可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。比如：A2A1A0=110时，则Y6输出端输出低电平信号。 ②利用 E1、E2和E3可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。 ③若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。
④可用在8086的译码电路中，扩展内存。
7.74LS373D 锁存器
373为三态输出的八 D 透明锁存器，共有 54S373 和 74LS373 两种线路。
①当三态允许控制端 OE 为低电平时，Q0～Q7为正常逻辑状态，可用来驱动负载或总线。当 OE 为高电平时，Q0～Q7 呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。
②当锁存允许端 LE 为高电平时，Q 随数据 D 而变。当 LE 为低电平时，D 被锁存在已建立的数据电平。当 LE 端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善 400mV。 ③引出端符号：
D0～D7 数据输入端
OE 三态允许控制端（低电平有效） LE 锁存允许端
Q0～Q7 输出端
19
课 课程设计报告
三、设计原理图
20