哈尔滨理工大学学士学位论文
2.3.5 RS232接口引脚定义 1、数据载波检测（DCD） 2、接收的数据（RXD） 3、发送的数据（TXD） 4、数据终端就绪（DTR） 5、信号地（GND）
6、数据设置就绪（DSR） 7、请求发送（RTS） 8、清除发送（CTS） 9、振铃指示（DELL）
2.3.6 主要特点:
1、符合所有的RS-232技术标准 2、只需要单一 +5V电源供电
3、片载电荷泵具有升压、电压极性反转能力，能够产生+10V和-10V电压
V+,V- 4、功耗低，典型供电电流5mA 5、内部集成2个RS-232C驱动器
6、高集成度，片外最低只需4个电容即可工作。
2.4 主控单片机的方案设计
本次设计主控单片机选择了Atmel公司的单片机AT89S52，它是C51内核，具有低功耗、高性能CMOS 8位微控制器，有8K 在系统可编程Flash 存储器，比S51的存储容量大了一倍。具有Atmel 公司高密度非易失性存储器技术制造，与工业80C51 产品指令功能和引脚完全相同。片上Flash允许程序存储器在系统可编程，亦适于常规编程器。在单芯片上，拥有灵巧的8 位CPU 和在系统可编程Flash，使得AT89S52为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。
8052单片机的基本结构见图 2—3
- 7 -
哈尔滨理工大学学士学位论文
T0T1时钟电路ROMRAM定时器/计数器CPU并行接口P0P1P2P3串行接口中断系统TXDRXDINT0INT1图 2—3 8052单片机的基本结构
AT89S52具有以下标准功能： 8k字节Flash，256字节RAM，32 位I/O 口线，看门狗定时器，2 个数据指针，三个16 位定时器/计数器，一个6向量2级中断结构，全双工串行口，片内晶振及时钟电路。另外，AT89S52 可降至0Hz 静态逻辑操作，支持2种软件可选择节电模式。空闲模式下，CPU停止工作，允许RAM、定时器/计数器、串口、中断继续工作。掉电保护方式下，RAM内容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。
2.4.1 主控单片机管脚的主要性能：
AT89S52引脚如图 2—4
- 8 -
哈尔滨理工大学学士学位论文
1P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7RSTP3.0P3.1P3.2P3.3P3.4P3.5P3.6P3.7XTAL2XTAL1GNDVCCP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7EA/VPPALE/PROGPSENP2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.04039383736352345678343332910111213141516313029282726251718192423222021
图 2—4 AT89S52引脚图
1. 与MCS-51单片机产品兼容
2. 8K字节在系统可编程Flash存储器 3. 1000次擦写周期
4. 全静态操作：0Hz～33MHz 5. 三级加密程序存储器 6. 32个可编程I/O口线 7. 三个16位定时器/计数器 8. 八个中断源
9. 全双工UART串行通道 10. 低功耗空闲和掉电模式 11. 掉电后中断可唤醒 12. 看门狗定时器
- 9 -
哈尔滨理工大学学士学位论文
13. 双数据指针 14. 掉电标识符 AT89S52引脚说明 VCC : 电源 GND: 地
P0 口：P0口是一个8位漏极开路的双向I/O口。作为输出口，每位能驱动8个TTL逻辑电平。对P0端口写“1”时，引脚用作高阻抗输入。当访问外部程序和数据存储器时，P0口也被作为低8位地址/数据复用。在这种模式下，P0具有内部上拉电阻。
在flash编程时，P0口也用来接收指令字节；在程序校验时，输出指令字节。程序校验时，需要外部上拉电阻。
P1 口：P1 口是一个具有内部上拉电阻的8 位双向I/O 口，p1 输出缓冲器能驱动4 个TTL 逻辑电平。对P1 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。此外，P1.0和P1.2分别作定时器/计数器2的外部计数输入（P1.0/T2）和时器/计数器2的触发输入（P1.1/T2EX）。
在flash编程和校验时，P1口接收低8位地址字节。 引脚号第二功能
P1.0 T2（定时器/计数器T2的外部计数输入），时钟输出
P1.1 T2EX（定时器/计数器T2的捕捉/重载触发信号和方向控制） P1.5 MOSI（在系统编程用） P1.6 MISO（在系统编程用） P1.7 SCK（在系统编程用）
P2 口：P2 口是一个具有内部上拉电阻的8 位双向I/O 口，P2 输出缓冲器能驱动4 个TTL 逻辑电平。对P2 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。在访问外部程序存储器或用16位地址读取外部数据存储器（例如执行MOVX @DPTR）时，P2 口送出高八位地址。在这种应用中，P2 口使用很强的内部上拉发送1。在使用8位地址（如MOVX @RI）访问外部数据存储器时，P2口输出P2锁存器的内容。
在flash编程和校验时，P2口也接收高8位地址字节和一些控制信号。
P3 口：P3 口是一个具有内部上拉电阻的8 位双向I/O 口，p2 输出缓冲器能驱动4 个TTL 逻辑电平。对P3 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。P3口亦作为AT89S52特殊
- 10 -
哈尔滨理工大学学士学位论文
功能（第二功能）使用。 在flash编程和校验时，P3口也接收一些控制信号。 引脚号第二功能
P3.0 RXD（串行输入） P3.1 TXD（串行输出） P3.2 INT0(外部中断0) P3.3 INT0(外部中断0)
P3.4 T0（定时器0外部输入） P3.5 T1（定时器1外部输入） P3.6 WR(外部数据存储器写选通) P3.7 RD(外部数据存储器写选通)
RST: 复位输入。晶振工作时，RST脚持续2 个机器周期高电平将使单片机复位。看门狗计时完成后，RST 脚输出96 个晶振周期的高电平。特殊寄存器AUXR(地址8EH)上的DISRTO位可以使此功能无效。DISRTO默认状态下，复位高电平有效。
ALE/PROG：地址锁存控制信号（ALE）是访问外部程序存储器时，锁存低8 位地址的输出脉冲。在flash编程时，此引脚（PROG）也用作编程输入脉冲。在一般情况下，ALE 以晶振六分之一的固定频率输出脉冲，可用来作为外部定时器或时钟使用。然而，特别强调，在每次访问外部数据存储器时，ALE脉冲将会跳过。如果需要，通过将地址为8EH的SFR的第0位置“1”，ALE操作将无效。这一位置“1”，ALE 仅在执行MOVX 或MOVC指令时有效。否则，ALE 将被微弱拉高。这个ALE 使能标志位（地址为8EH的SFR的第0位）的设置对微控制器处于外部执行模式下无效。
PSEN:外部程序存储器选通信号（PSEN）是外部程序存储器选通信号。当AT89S52从外部程序存储器执行外部代码时，PSEN在每个机器周期被激活两次，而在访问外部数据存储器时，PSEN将不被激活。
EA/VPP:访问外部程序存储器控制信号。为使能从0000H 到FFFFH的外部程序存储器读取指令，EA必须接GND。为了执行内部程序指令，EA应该接VCC。在flash编程期间，EA也接收12伏VPP电压。
XTAL1:振荡器反相放大器和内部时钟发生电路的输入端。 XTAL2:振荡器反相放大器的输出端。
2.5 驱动模块的方案设计
本次设计的驱动电路由12个74HC595芯片组成， 74HC595是硅结构的CMOS器件， 兼容低电压TTL电路，遵守JEDEC标准。 74HC595是具有8位移位寄存器和一个存储器，三态输出功能。 移位寄存器和存储器是分别的时钟。 数据在SHcp的上升沿输入到移位寄存器中，在STcp的上升沿输入到存储寄存器中去。如果两个时钟连在一起，则移位寄存器总是比
- 11 -