2、基本的RS触发器具有“空翻”现象。 （错）
3、钟控的RS触发器的约束条件是：R＋S=0。 （错）
4、JK触发器的特征方程是：Qn?1?JQn?KQn。 （错）
5、D触发器的输出总是跟随其输入的变化而变化。 （对）
6、CP=0时，由于JK触发器的导引门被封锁而触发器状态不变。 （错）
7、主从型JK触发器的从触发器开启时刻在CP下降沿到来时。 （对）
8、触发器和逻辑门一样，输出取决于输入现态。 （错）
9、维持阻塞D触发器状态变化在CP下降沿到来时。 （错）
10、凡采用电位触发方式的触发器，都存在“空翻”
现象。 （错）
三、选择题（每小题2分，共20分） 1、仅具有置“0”和置“1”功能的触发器是（ C ）。
A、基本RS触发器 B、钟控RS触发器 C、D触发器 D、JK触发器
2、由与非门组成的基本RS触发器不允许输入的变量组合S?R为（ A ）。
A、00 B、01 C、10 D、
11
3、钟控RS触发器的特征方程是（ D ）。
A、Qn?1?R?Qn B、Qn?1?S?Qn C、Qn?1?R?SQn D、Qn?1?S?RQn
4、仅具有保持和翻转功能的触发器是（ B ）。
A、JK触发器 B、T触发器 C、D触发
器 D、Tˊ触发器
5、触发器由门电路构成，但它不同门电路功能，主要特点是（ C ）
31
A、具有翻转功能 B、具有保持功能
C、具有记忆功能
6、TTL集成触发器直接置0端RD和直接置1端SD在触发器正常工作时应（ C ）
A、RD=1，SD=0 B、RD=0，SD=1 C、保持高电平“1” D、保持低电平“0” 7、按触发器触发方式的不同，双稳态触发器可分为（ C ）
A、高电平触发和低电平触发 B、上升沿触
发和下降沿触发
C、电平触发或边沿触发 D、输入触发
或时钟触发
8、按逻辑功能的不同，双稳态触发器可分为（ A ）。
A、RS、JK、D、T等 B、主从型和
维持阻塞型
C、TTL型和MOS型 D、上述均包
括
9、为避免“空翻”现象，应采用（ B ）方式的触发器。
A、主从触发 B、边沿触发 C、
电平触发
10、为防止“空翻”，应采用（ C ）结构的触发器。
A、TTL B、MOS C、主从或
维持阻塞
四、简述题（每小题3分，共15分）
1、时序逻辑电路的基本单元是什么？组合逻辑电路的基本单元又是什么？
答：时序逻辑电路的基本单元是触发器，组合逻辑电路的基本单元是门电路。
2、何谓“空翻”现象？抑制“空翻”可采取什么措施？
答：所谓“空翻”，是指触发器在一个CP脉冲为1
32
期间输出状态发生多次变化的现象。抑制“空翻”的最有效方法就是选用边沿触发方式的触发器。
3、触发器有哪几种常见的电路结构形式？它们各有什么样的动作特点？
答：触发器常见的电路结构形式有两个与非门或两个或非门构成的基本RS触发器、由基本RS触发器和导引门构成的钟控RS触发器、主从型JK触发器以及维护阻塞D触发器等。基本RS触发器的输出随着输入的变化而变化，电平触发；钟控RS触发器是在CP=1期间输出随输入的变化而变化；主从型JK触发器在时钟脉冲下降沿到来时触发；维持阻塞D触发器是在时钟脉冲上升沿到来时刻触发。
4、试分别写出钟控RS触发器、JK触发器和D触发器的特征方程。
答：钟控RS触发器的特征方程：Q?S?RQ ，（CP?1）SR=0（约束条件）；
JK触发器的特征方程：Qn?1?JQn?KQn； D触发器的特征方程：Q n +1= D n。
5、你能否推出由两个或非门组成的基本RS触发器的功能？写出其真值表。
答：由两个或非门组成的基
QQ本RS触发器如图所示，其功能与钟控RS触发器相同，所不同点是
≥1 ≥1 或非门构成的基本RS触发器是
门1 门2 电平触发方式，没有时钟脉冲控制。
功能真值表也与钟控RS触S R 发器完全相同。
或非门构成的基本RS触发器
五、分析题（共35分） 1、已知TTL主从型JK触发器的输入控制端J和K及CP脉冲波形如图6-18所示，试根据它们的波形画出相应
n?1n 33
输出端Q的波形。（8分）
CP J K 图6-18 检测题6.5.1波形图 Q
2、写出图6-19所示各逻辑电路的次态方程。（每图3
A CP 1D C1 （a）
1 CP 1J C1 1K （d）
Q
CP Q
CP 1D C1 （b） 1J C1 1K （e）
Q
CP Q
CP 1D C1 （c） 1J C1 1K （f）
Q Q
图6-19检测题6.5.2逻辑图
分，共18分） 解：（a）图：Q?A （b）图：QQ?Q （d）图：Q?Q （e）图：QQ?Q
Q1 Q0 3、图
持阻塞D触
1D 1D Q 路，试画出在CP C1 Q C1 n?1n?1nn?1nn?1?Dn （c）图：
n?1?Qn （f）图：
n?1n6-20所示为维发器构成的电CP脉冲下Q0
Q 34 Q 图6-20 检测题6.5.3逻辑图
和Q1的波形。（9分）
n解：Q0n+1=Q0，Q1n+1=Q1n，设触发器初态为00，各位触发器在CP上升沿触发。 显然在每一个CP脉冲上升沿到来时，触发器Q0状态就翻转一次，而触发器Q1的状态翻转发生在Q0由0到1时刻。图略。
第7章 检测题 （共100分，120分钟） 一、填空题：（每空0.5分，共33分）
1、时序逻辑电路按各位触发器接受 时钟脉冲控制 信号的不同，可分为 同 步时序逻辑电路和 异 步时序逻辑电路两大类。在 异 步时序逻辑电路中，各位触发器无统一的 时钟脉冲控制 信号，输出状态的变化通常不是 同一时刻 发生的。
2、根据已知的 逻辑电路 ，找出电路的 输入 和其现态及 输出 之间的关系，最后总结出电路逻辑 功能 的一系列步骤，称为时序逻辑电路的 分析 。
3、当时序逻辑电路的触发器位数为n，电路状态按 二进制 数的自然态序循环，经历的独立状态为2n个，这时，我们称此类电路为 二进制 计数器。 二进制 计数器除了按 同步 、 异步 分类外，按计数的 加减 规律还可分为 加 计数器、 减 计数器和 可逆 计数器。
4、在 十进制 计数器中，要表示一位十进制数时，至少要用 四 位触发器才能实现。十进制计数电路中最常采用的是 8421 BCD代码来表示一位十进制数。
5、时序逻辑电路中仅有存储记忆电路而没有逻辑门电路时，构成的电路类型通常称为 莫尔 型时序逻辑电路；如果电路中不但除了有存储记忆电路的输入端子，还
35