存在地址存储器AR中，再设置存储器为写状态M-W?0（Yy-Z02实验仪上存储器芯片6116的CE恒接地），将数据写入指定地址的存储器单元内，置存储器写信号M-W?1，撤消其他控制信号。
数据在输出设备（OUTPUT DEVICE）上显示的方法是：置I/O-W?0，Ai =0将要显示的总线数据送到发光管显示（Ai为OUTPUT/INPUT UNIT的线选地址）。
4.实验步骤
（1）连接实验线路：按照图4-1原理自行设计并连接实验线路，仔细检查连线无误后，接通电源。
（2）置存储器地址：按照图4-2的操作顺序拨动开关。 （3）置存储器内容。
（4）依次在输出设备（OUTPUT DEVICE）显示存储器单元的地址和内容。
置控制信号为初始值： 拨INPUT的数据开关（8位二进制地址） 将地址送上总线拨输入端控制信号： I /0?R?1,M?R?1,I/0?R?0,Ai=0,打开地址寄存器，B－AR＝ M?W?1，B－AR＝0 I/0?R?1 依上述做法，将寄存器地址送入地址拨M?W?1 将数据送上总线拨INPUT的数据开关（8位二进制数据） 寄存器 读寄存器信号置M?R?0，将寄存器单元内容送上总线 I/0?R?1 I/0?R?0,置写寄存器信号M?W?0，数据写入 置I/0?W?0,Ai=0, OUTPUT发光管显示存储器读出的数据 图4－2 存储器实验的操作流程 5.实验要求
（1）依次向三个存储器单元（01H、02H、03H）中分别写入数据（81H、6EH、2CH），并分别显示输出。
（2）思考：把地址和数据写入存储器的操作有什么不同，为什么？
-11-
实验5 总线数据传送控制实验
1.实验目的
（1）理解总线的概念、作用和特性； （2）掌握用总线控制数据传送的方法。
2.实验设备
YY-Z02计算机组成原理教学实验系统一台,排线若干。
3.实验原理
总线是在计算机各部件之间实现数据、地址和控制信号传送功能的公用信息线。本实验涉及的电路有寄存器单元（REG UNIT）、时序电路单元（CLOCK UNIT）、手动单元（MANUAL UNIT）、运算器单元（ALU UNIT）、输入/输出单元（OUTPUT/INPUT UNIT）等，存储器、寄存器、输入/输出单元等互相之间都不是直接相连的，而是分别挂到总线上，通过总线达到互相连接的目的。各个部件都有自己的输入输出控制信号，通过对这些信号的有效控制，就可以正确地通过总线把数据传送给不同的部件。其实验原理图如图5-1所示。
本实验在脱机方式下完成，各部件的控制信号大部分都用MANUAL UNIT中的开关手工控制。由于 MANUAL UNIT 中每个开关的结构都一样且彼此独立，如果某控制信号在MANUAL UNIT没有同名的开关与它对应，也可以用其他的开关代替。
本实验的时序信号用到T4，可将 CLOCK UNIT中KK2的 插座引入单脉冲，既将KK2连接到MAIN CONTROL UNIT 的T4。每按动一次KK，在T4插座上得到一个 脉冲。或改由START开关控制，具体做法是：连接CLOCK UNIT中T4插座与MAIN CONTROL UNIT 的T4插座，每按动一次START 开关，T4插座上得到一个 脉冲。
4.实验步骤
-12-
（1）连接实验线路：按照图5-1原理自行设计并连接实验线路，仔细检查连线无误后，接通电源。
（2）输入一个数据，放入某个寄存器中。
（3）将该寄存器中的数据进行移位运算，结果在OUTPUT/INPUT UNIT 的输入设备（OUTPUT DEVICE）的发光管上显示，同时观察进位标志位CY的值。
具体操作步骤见图5-2。
图5-2 存储器实验的操作流程图
5.实验要求
（1）输入数据94H，放入寄存器R0中。
（2）将R0中的数据带进位循环左移一位，结果在 OUTPUT/INPUT UNIT 的输出设备（OUTPUT DEVICE）上显示，同时观察进位标志位CY的值。
（3）将R0中的数据循环右移一位，结果在 OUTPUT/INPUT UNIT 的输出设备（OUTPUT DEVICE）发光管上显示，同时观察进位标志位CY的值。
（4）思考：系统总线的类型及在计算机中的作用。
-13-
实验六 控制器实验一（微码装入与执行）
1.实验目的
（1）掌握时序产生器、微控制器的工作原理；
（2）掌握微程序的编制、装入、执行方法，观察微程序的运行过程。
2.实验设备
YY-Z02计算机组成原理教学实验系统一台,排线若干。
3.实验原理
本实验实验主要是针对微控制器单元来进行的，所涉及的电路只有微控制单元（MAIN CONTROL UNIT）和时序电路单元（CLOCK UNIT）。通过微控制单元中的编程开关（三个状态）来控制实现微码装入、校验、执行。微码装入与校验时的微地址，由手动单元（MANUAL UNIT）的开关拨入（经排线连接）。图6-1是该实验连接线路图，图6-2是其对应的微程序流程图和控制台操作图，表6-1是控存中的微指令编码。
时序电路单元（CLOCK UNIT）中的T1～T4信号，必须送至MAIN CONTROL UNIT 的T1～T4（通过排线），其他各个单元使用的时序信号T1-T4均已和MAIN CONTROL UNIT的T1～T4连接好。
图6-1连接线路图
-14-
图6-2微程序流程图
表6-1实验六微码表 微地址 00H 01H 02H 03H 04H 05H 06H 07H 08H 09H 0AH 0BH 0CH 0DH 0EH 0FH 1CH 1DH 20H 21H 22H 23H 24H 25H 26H 27H 28H 29H 2AH 30H 31H 32H
微代码 01C008 DC4002 610003 00C010 C10005 820001 C10007 410020 000001 DC400C C40E0F 000001 21000D C40E0E 058109 22001C DC401D 04BE0A 300021 87E51 C10023 108001 C10028 210026 DC4027 C10028 058101 21002A E44101 DC4004 DC4006 DC4022 BTO 000 110 011 000 110 100 110 010 000 110 110 000 001 110 000 001 110 000 001 100 110 000 110 001 110 110 000 001 111 110 110 110 OTB 000 111 000 000 000 000 000 000 000 111 001 000 000 001 001 000 111 001 100 001 000 100 000 000 111 000 001 000 001 111 111 111 FUNC 011 000 010 001 010 100 010 010 000 000 000 000 010 000 011 100 000 001 000 111 010 001 010 010 000 010 011 010 000 000 000 000 FS 1 1 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 1 1 1 1 S3 S2 S1 S0 M Ci 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 N 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 下址 0001000 0000010 0000011 0010000 0000101 0000001 0000111 0100000 0000001 0001100 0001111 0000001 0001101 0001110 0001001 0011100 0011101 0001010 0100001 0100011 0000001 0100101 0100110 0100111 0101000 0000001 1000000 0000001 0000100 0000110 0100010 微指令注释 J(3) PC->AR,PC=PC+1 RAM->IR J(1) RAM->AR IN->DR RAM->AR RAM->DA2 NULL PC->AR,PC=PC+1 0->AR NULL RAM->DA1 0->AR DA1->OUT IN->DA1 PC->AR,PC=PC+1 DA1->RAM DR->DA1 RAM->AR DR->RAM RAM->AR RAM->DA1 PC->AR,PC=PC+1 RAM->AR DA1->OUT RAM->DA1 DA1->PC,PC+1有效 PC->AR,PC=PC+1 PC->AR,PC=PC+1 PC->AR,PC=PC+1 -15-
1 0 0 1 0 1 0 0000001 DA1+DA2->DR,CyNCn