通信原理实验指导书 实验五 数字解调锁相环与位同步
当数字环输入信号的码速率与数控振荡器的固有频率完全相同时，环路锁定后输入信号与反馈信号（即位同步信号）的相位关系是固定的且符合抽样判决器的要求（当然开环时它们的相位误差也是固定的，但不符合抽样判决器的要求）。输入信号码速率决定于发送端的时钟频率，数控振荡器固有频率决定于位同步器的时钟频率和数控振荡器固有分频比。由于时钟信号频率稳定度是有限的，故这两个时钟信号的频率不可能完全相同，因此锁相环输入信号码速率与数控振荡器固有狈率小可能完全相等（即环路固有频差不为0）。数字环位同步器是一个离散同步器，只有当输入信号的电平发生跳变时才可能对输入信号的相位和反馈信号的相位进行比较从而调整反馈信号的相位，在两次相位调整的时间间隔内，反馈信号的相位相对于输入信号的相位是变化的，即数字环位同步器提取的位同步信号的相位是抖动的，即使输入信号无噪声也是如此。
显然，收发时钟频率稳定度越高，数字环的固有频差就越小，提取的位同步信号的相位抖动范围越小。反之，对同步信号的相位抖动要求越严格，则收发时钟的频率稳定度也应越高。
位同步信号抖动范围还与数字位同步器输入信号的连“1”或“0”个数有关，连“1”或“0”个数越多，两次相位调整之间的时间间隔越长，位同步信号的相位抖动越大。
对于NRZ 码来说，允许其连“1”、连“0”的个数决定于数字环的同步保持时间t0。t0与收发时钟频率稳定度?、码速率RB 、允许的同步误差最大值
34
通信原理实验指导书 实验五 数字解调锁相环与位同步
2??的关系为： t0???2RB??
t0的定义是：位同步器输入信号断开后，收发位同步信号相位误差不超过2??的时间。
关于数字环位同步器的工作原理，可参考文献⑶、⑷、⑸。
用模拟环位同步器或模数环位同步器提取的位同步信号的相位抖动与固有频差无关，但随信息码连“l”、连“0”的个数增多而增大。
四、实验步骤
本实验使用数字信源棋块和位同步模块。
1 、熟悉数宇信源模块和位同步模块。将数字信源的输出信号NRZ-OUT连接到位同步模块S-IN端，接通两单元的＋5V电源。调整信源模块的Kl、K2、K3，使NRZ-OUT 的连“0”和连“ l”个数较少。
2 、观察数字环的锁定状态和失锁状态。
将示波器的两个探头分别接数字信源模块的 NRZ-OUT 和位同步模块的 BS -OUT，调节位同步模块上的可变电容 C2，观察数字环的锁定状态和失锁状态。锁定时BS-OUT 信号上升沿位于NRZ-OUT 信号的码元中间且在很小范围内抖动：失锁时，BS-OUT的相位抖动很大，可能超出一个码元宽度范围，变得模糊混乱。
3 、观察位同步信号抖动范围与位同步器输入信号连“ 1”或连“0”个数的关系。
调节可变电容使环路锁定且 BS-OUT信号相位抖动范围最小（即固有频差最小），增大 NRZ-OUT信号的连“0”或连“1”个数，观察 BS-OUT 信号的相位抖动变化情况。
4 、观察位同步器的快速捕捉现象、位同步信号相位抖动大小及同步保持时间与环路固有频差的关系。
使BS-OUT信号的相位抖动最小，断开位同步单元的输入信号，观察NRZ- OUT与BS-OUT 信号的相位关系变化快慢情况，接通位同步单元的输入信号，观察快速捕捉现象（位同步信号 BS-OUT 的相位一步调整到位）。再微调位同步单元上的可变电路（即增大固有频差）当 BS-OUT相位抖动增大时断开位同步单元的输入信号，观察 NRZ-OUT 信号与 BS-OUT 信号的相位关变化快慢情况并与固有频差最小时进行定性比较。
五、实验报告要求
1 、数字环位同步器输入NRZ码连“ 1”或连“ 0 ”个数增加时，提取的位同步信号相位抖动增大，试解释此现象。
2 、设数字环固有频差为 △f ，允许同步信号相位抖动范围为码元宽度TS的?倍，求同步保持时间t0及允许输入的NRZ码的连“1”或“0”个数最大值。 3 、数字环同步器的同步抖动范围随固有频差增大而增大，试解释此现象。
35
通信原理实验指导书 实验五 数字解调锁相环与位同步
4 、若将AMI码或HDB3 码整流后作为数字环位同步器的输入信号，能否提取出位同步信号？为什么？对这两种码的连“1”个数有无限制？对AMI码的信息代码中连“0” 个数有无限制？对 HDB3 码的信息代码中连“0”个数有无限制？为什么？
5 、试提出一种新的环路滤波器算法，使环路具有更好的抗噪能力。 6 、试解释本实验使用的数字锁相环快速捕捉机理，并与超前滞后型数字环进行比较。
36
通信原理实验指导书 实验六 帧同步
实验六 帧同步
一、实验目的
1 ．掌握巴克码识别原理。 2 ．掌握同步保护原理。
3 ．掌握假同步、漏同步、捕捉态、维持态概念。
二、实验内容
1 ．观察帧同步码无错误时帧同步器的维持态。
2 ．观察帧同步码有一位错误时帧同步器的维持态和捕捉态。 3 ．观察同步器的假同步现象和同步保护作用。
三、基本原理
在时分复用通信系统中，为了正确地传输信息，必须在信息码流中插入一定数量的帧同步码，可以集中插入、也可以分散插入。本实验系统中帧同步码为7 位巴克码，集中插入到每帧的第 2 至第 8 个码元位置上。
帧同步模块的原理框图及电原理图分别如图 6-1、图6-2所示。 本模块有以下测试点及输入输出点：
· S-IN 数字基带信号输入点（2个） · BS-IN 位同步信号输入点（2个） · GAL 巴克码识别器输出信号测试点 · ÷24 24分频器输出信号测试点。 · TH 判决门限电平测试点
· FS-OUT 帧同步信号输出点／测试点（3个）
图 6-1 中各单元与图 6-2 中元器件的对应关系如下：
· ÷24 分频器 U60、U61：计数器4017；U58 : C、U58 : E：或门4071 · 移位寄存器 U50 、U51 ：四位移位寄存器74175 · 相加器 U52 ：可编程逻辑器件 GAL20V8 · 判决器 U53 ：可编程逻辑器件 GAL20V8 · 单稳 U59 ：单稳态触发器 4528 · 与门1 U56 : A ：与门 7408 · 与门2 U56 : C ：与门 4708 · 与门3 U56 : D ：与门7408 · 与门4 U56 : B ：与门 7408 · 或门 U58 : A ：或门 4071 · ÷3分频器 U54 ：计数器 4017 · 触发器 U55 : JK 触发器 4027
37
通信原理实验指导书 实验六 帧同步
从总体上看，本模块可分为巴克码识别器及同步保护两部分。巴克码识别器包括移位寄存器、相加器和判决器，图 6-1中的其余部分完成同步保护功能。
移位寄存器由两片74175组成，移位时钟信号是位同步信号。当7位巴克码全部进入移位寄存器时，U50的Q1,Q2,Q3,Q4及U51的Q2,Q3,Q4都为1，它们输入到相加器U52的数据输入端 D0~D6 , U52 的输出端 Y0、Y1、Y2都为1，表示输入端为7个l 。若Y2Y1Y0?100时，表示输入端有4个l ，依此类推，Y2Y1Y0的不同状态表示了U52 输入端为1的个数。判决器U53 有6个输入端。IN2、 IN1、 IN0分别与U52 的Y2、Y1、Y0相连，L2、 L1、 L0与判决门限控制电压相连，L2、 L1已设置为 1 ，而 L0由同步保护部分控制，可能为1也可能为0。在帧同步模块电路中有三个发光三极管指示灯P1 、P2 、P3 与判决门限控制电压相对应，即从左到右与L2、L1、 L0一一对应，灯亮对应 1 ，灯熄对应0 。判决电平测试点 TH 就是L0信号，它与最右边的指示灯P3状态相对应。当L2L1L0=111时门限为 7 , 三个灯全亮， TH 为高电平；当L2L1L0=110时门限为 6 ，P1和P2亮，而P3熄，TH为低电平。当U52输入端为 l 的个数（即U53的 IN2 IN1 IN0）大于或等于判决门限于L2L1L0，识别器就会输出一个脉冲信号。
38