低电平有效74LS161功能表
输××××入××××d c b a 输出CR LD ET EP CPD C B A01QD QC QB QA0 0 0 0 d c b a低电平上升沿有效
0××11111 1 0 ××1 1 ×0 ×××××××××××××加计数保持保持74LS161是一个可预置的4位二进制同步加法计数器，它的计数长度是16。
脉冲信号
计数器译码器显示器
计数、译码、显示电路框图
进制=计数长度=脉冲的个数
用带清“0”输入端的中规模N进制计数器，实现带显示的M进制计数，计数长度M(M≤N),新的计数器有效状态是S0～SM-1。74LS161计数器是16进制的4位二进制加法器。要实现带显示的60进制(显示计数状态是0～59),即个位、十位均要实现＜N=16的计数，方法如下：清“0”和预置“0”
?同步置“0”(用LD置“0”，与CP上升沿有关),计数值M-1?异步清“0”(用CR清“0”，与CP无关),计数值M，此时SM 为过渡过程。实验时，如出现竞争冒险现象，可在计数器其中一个输出端加入两个“非”门，以解决芯片延迟效应。举例:计数器用同步置“0”法实现九进制
计数值M-1=9-1=8(QDQCQBQA=1000)，即从QD端红线引出。当计数至8(QD=“1”)时，经“与非”门输出“0”到LD端,在下一个脉冲(第9个脉冲)的上升沿到达时将输出置入0000状态。有效状态是S0～S8。S0“1”“1”ETCR“1”&QDQCQBQA状态转换图为：000000011000001001110011011001000101EPCPD74LS161CCoLDAB“0”
S8举例:计数器用异步清“0”法实现九进制计数值M=9(QDQCQBQA=1001)，即从QDQA端红线引出。当第9个脉冲的上升沿到达时，QDQCQBQA=1001，QDQA经“与非”门输出“0”到CR端，立即使输出返回0000状态(1001状态仅瞬间出现)。有效状态是S0～S8。
其状态转换图为：000000011000001000110110&“1”ETCRQDQCQBQAEPCPD74LS161CCoLDA01000101B“1”10010111S9异步清零