这个信号是由南桥传数据到EEPROM。
4.EE_CS (O) EEPROM Chip Select（片选信号） 当这个信号有效时EEPROM被选择。 八、PCI接口信号说明
1.AD[31:0] (I/O) Address Data Bus（地址数据总线）
是用来传送起始地址。在内存或组态的交易期间，此地址的分辨率是一个双字组(Double Word)(即地址可被四整除)，在读取或写入的交易期间，它是一个字节特定地址。 2.PAR (I/O) Parity Signal（同位信号）
在地址阶段完成后一个频率，或是所有写入交易的数据阶段期间，在IDRY#被驱动到僭态后一个频率，由Initiator驱动。所有读取交易的数据阶段期间，在TRDY#被驱动到僭态后一个频率，它也 会被目前所寻址的Target驱动。在地址阶段完成后的一个频率，Initiator将PAR驱动到高或低态，以保证地址总线AD[0:31]与四条指令/位组致能线 C/BE#[0:3]是偶同位（Even Parity）。 3.C/BE[3:0]# (I/O) Command/Byte Enable（指令或字节致能）
由Initiator驱动，在AD Bus上传输地址时，用来表示当前要动作的指令。在ADn Bus上传输数据时，用来表示在目前被寻址之Dword 内将要被传输的字节，以及用来传输数据的数据路径。 4.RST# (O) PCI Reset（复位信号）
当重置信号被驱动成低态时，它会强迫所有PCI组态缓存器Master及Target状态机器与输出驱动器回到初始化状态。RST#可在不同步于PCI CLK边缘的状况下，被驱动或反驱动。RST#的设定也将其它的装置特定功能初始化，但是这主题超出PCI规格的笵围。所有PCI输出信号必须被驱动成最初的状态。通常，这表示它们必须是三态的。
5.FRAME# (I/O) Cycle Frame（周期框架）
是由目前的Initiator驱动，它表示交易的开始（当它开始被驱动到低态时）与期间（在它被驱动支低态期间）。为了碓定是否已经取得总线拥有权，Master必须在同一个PCI CLK信号的上边缘，取样到FRAME#与IRDY#都被反驱动到高态，且GNT#被驱动到低态。交易可以是由在目前的Initiator与目前所寻址的Target间一到多次数据传输组成。当Initiator准备完成最后一次数据阶段时，FRAME#就会被反驱动到高态。
6.IRDY# (I/O) Initiator Ready（备妥）
Initiatorn 备妥被目前的Bus Master（交易的Initiator）驱动。在写入期间，IRDY#被驱动表示Initiator准备接收从目前所寻址的Target传来的资料。为了确定Master已经取得总线拥有权，它必须在同一个PCI CLK信号的上升边缘，取样到FRAME#与IRDY#都被反驱动到高态，且GNT#被驱动到低态。 7.TRDY# (I/O) Target Ready（目标备妥）
Target备妥被目前所寻址的Target驱动。当Target准备完成目前的数据阶段(数据传输)时，它就会被驱动到低态。如果在同一个PCI CLK信号的上升边缘，Target 驱动TRDY#到低态且Initiator驱动IDRY#到低态的话，则此数据阶段便告完成。在读取期间，TRDY#被驱动表示Target正在驱动有效的数据到数据总线上。在写入期间，TRDY#被驱动表示Target准备接收来自Master的资料。等待状态会被插入到目前的资料阶段里，直到取样到TRDY#与IRDY#都被驱动到低态为止。 8.STOP# (I/O) Stop（停止）
Target驱动STOP#到低态，表示希望Initiator停止目前正在进行的交易。 9.DEVSEL# (I/O) Device Select（设备选择信号）
该信号有效时，表示驱动它的设备已成为当前防问的目标设备。换言之，该信号的有效说明总在线某处的某一设备已被选中。如果一个主设备启动一个交易并且在6个CLK周期内设有检测到DEVSEL#有效，它必须假定目标设备没能 反应或者地址不存在，从而实施主设备缺省。 10.IDSEL (I) Initialization Device Select（初始化设备选择）
IDSEL是PCI装置的一个输入端，并且在存取某个装置的组态缓存器期间，它用来选择芯片。
11.LOCK# (I/O) Lock（锁定）
这是在一个单元（Atomic）交易序列期间（列如：在读取/修改/写入操作期间），Initiator用来锁定（Lock）目前所寻址的Target的。
12.REQ# (I) Request（请求）
表示管理者要求使用总线，此为一对一之信号，每一管理者都有与其相对应之REQ#信号。 13.GNT# (O) Grant（保证）
表示管理者对总线使用之要求已被同意，此为一对一之信号，每一管理者都有与其相对应之GNT#信号。
九、Serial ATA接口信号说明
1.SATA0TXP (O) Serial ATA 0 Transmit（串行ATA0 传送） 2.SATA0TXN (O) Serial ATA 0 Transmit（串行ATA0 传送） 这个信号与SATA0TXP组成差分信号对，用于传输数据。 3.SATA0RXP (I) Serial ATA 0 Receive（串行ATA0 接收） 4.SATA0RXN (I) Serial ATA 0 Receive（串行ATA0 接收） 这个信号与SATA0RXP组成差分信号对，用于接收数据。 5.SATARBIAS (I) Serial ATA Resistor Bias（串行ATA电阻偏置） 6.SATARBIAS# (I) Serial ATA Resistor Bias（串行ATA电阻偏置）
这个信号与SATARBIAS一样外接一颗与GND相接的电阻，为SATA提供一个电压偏置。 7.SATALED# (OD) SATA Drive Activity Indicator（SATA 读写指示） 当这个信号为Low时，表示当前的SATA硬盘正在读写数据。
十、IDE 接口信号说明
1.DCS1# (O) Device Chip Select（设备芯片选择） 这个信号为设备选择信号For Rang 100 。
2.DCS3# (O) Device Chip Select（设备芯片选择） 这个信号为设备选择信号 For Rang 300。 3.DA[2:0] (O) Device Address（设备地址） 这些信号用于传输地址信号。
4.DD[15:0] (I/O) Device Data（设备数据） 这些信号用于传输数据信号。
5.DREQ (I) Device Request（设备请求）
当IDE Device要做一个DMA读写动作时，就会驱动这个信号向南桥发DMnA请求。 6.DACK# (O) Device DMA Acknowledge（设备DMA确认）
当IDEn Device已做了一个DMA请求后，若当前总线空闲，南桥就会驱动个信号，把控制权受权给IDE Device。
7.DIOR# (O) Disk I/O Read（磁盘I/O读）
这个信号由南桥来驱动，当它有效时，表示要对磁盘进行一个读操作。 8.DIOW# (O) Disk I/O Write（磁盘I/O写）
这个信号由南桥来驱动，当它有效时，表示要对磁盘进行一个写操作。 9.IORDY (I) I/O Channel Ready（I/O通道备妥）
这个信号由IDEn Device来驱动，当它有效时，表示IDE Device已经准备OK。 十一、LPC接口信号说明
1.LAD[3:0] (I/O) LPC Command、Address、Data 这四信号线用来传输LPCn Bus的命令、地址和数据。
2. LFRAME# (I/O) LPC Frame（LPC框架） 当这个信号有效时，指示开始或结束一个LPC周期。 3.LDRQ# (I) DMA Request（DMA请求）
当Super I/O上的Device需要用DMA Channel时，就会驱动这个信号向南桥发出请求。
十二、USB 接口信号说明
1.USBP+ (I/O) USB Signal（USB 信号） 2.USBP- (I/O) USB Signal（USB 信号）
这个信号与USBP+组成差分信号对，组成一个USB Port，用来传输地址、数据和命令。 3.OC# (I) Over Current（过电流保护）
当有USBn Device过电流时，这个信号会拉Low，告知南桥有过电流发生。
十三、SMBus接口信号说明
1.SMBDATA (I/O) SMBus Data（数据线） 2.SMBCLK (I/O) SMBus Clock（时钟线）
上面两个信号线为系统管理总线，以南桥为控制中心，对主机板的一些Device进行读写操作，如倍频IC、SPD等等。这两个信号在外部必须通过电阻进行Pull High。
十四、AC-Link接口信号说明
1.RST# (O) Reset（复位信号）
这个讯信号由南桥驱动，对Audion Chip进行初始化。 2.SYNC (O) Sync（同步信号） 3.BIT_CLK (I) Bit Clock（时钟输入）
这是一个由Codec产生一个12.288Mhz串行数据时钟给南桥。 4.SDOUT (O) Serial Data Out（串行数据输出） 由南桥发出数据到Codec。n
5.SDIN (I) Serial Data In（串行数据输入） 由Codec发出数据到南桥。