比如，C3和D3分别由C2和D2通过左移两位得到，C16和D16分别由C15和Dl5左移位得到。为了得到子密钥，Cn和Dn需经过阵列选择变换PC-2的运算[8] a。PC-2如下:
表2-9 PC-2
DES算法的原理和整个过程如上所述。
2.2系统开发环境
2. 2.1硬件开发平台EITS2003
EITS2003是多用途EDA(电子设计自动化)开发实验平台，核心器件是Xilinx公司的Spartan-IIE系列的FPGA芯片，可选型号的门阵列规模从5万门到30万门不等.Spartan一IIE基于先进的Virtex-E FPGA架构，专为价格敏感的消费类电子设计，具有强大的功能，可能达到与ASIC相比拟的系统级集成度[9]。
平台在设计中兼顾了试验与科研开发的需要，在提供了大量可用IO同时，采用核心芯片“嵌入式”的架构，使得可以在Spartan-IIE多种型号间自由选择所需的目标芯片。这种主芯片嵌入式结构，连同平台设计中采用的其他耐用性措施，使得平台具有灵活的使用方式，长期的使用寿命和低廉的维护费用。
EITS2003实验平台在FPGA周围提供了丰富的资源:有串口，PS/2接口，VGA接口，LED和七段数码显示管，拨码开关和按钮，AT89S52单片机，SRAM, 12C, A/D, D/A转换，扬声器，电源，时钟晶振等[10]。
EITS2003的用户可以在PC机上通过并口对FPGA进行配置，也可以使用板上的单片机配合EEPROM来配置FPGA。
EITS2003的性能与特点:
*可编程逻辑器件Xilinx Spartan-IIE系列FPGA-XC2S100E,PQ208封装，10万门，其他兼容可选的FPGA规模从5万门到30万门不等。
*板载晶体震荡器，50MHz频率，可选购晶振频率从l0MHz到100MHz:
*六个按钮和一个八路拨码开关，可用作通用地逻辑输入;
*八个LED和四个七段数码管，可用来显示FPGA和单片机的输出信息; *标准RS232接口，可方便的连接PC及其他工业设备; *标准PS/2接口，用来外联键盘或鼠标，扩展输入设备; *标准VGA接口，可显示64种颜色;
*集成Xilinx PBI型并口下载接口，允许PC机下载配置文件; *ADC电路，把FPGA的数字信号转换成模拟信号输出;
*板载Atmel S系列的AT89S52单片机，可减轻FPGA编程负担，也可独立进行单片
机实验，AT89S52不需要编程器，在线可编程;
*I2C EERPROM-24C256，提供另一种通用存储方式; *恒定直流供电，分为5V, 3. 3V, 1.8V o 实物图如下:
图2-4 EITS2003实验开发板
2. 2. 2软件开发工具ISE WebPack
EITS2003选用的软件是Xilinx公司提供的ISE5.2 WebPack，加上配合ISE使用的ModelSim Xilinx Edition(MXE)5.6E[11]。WebPack是基于Xilinx工SE的一个软件套件，提供了原理图输入，综合，布局布线，编程下载等功能。
在仿真方面，Mentor公司的Model Technology为Xilinx ISE专门定制T一个Xilinx版本的ModelSim，称为ModelSim Xilinx Edition(MXE)。 MXE可以用来做逻辑仿真(前仿真)，也可以做精确的布局布线后仿真(后仿真)。
配合MXE的仿真，ISE WebPack提供T基于GUI的TestBench生成工具，方便直观的生成用户想要的测试模块。
下面是WebPack结合MXE的典型设计流程:
图2-5 WebPack典型设计流程
1:根据设计思路进行逻辑输入，可以选择的有:使用ECS进行原理图输入，使用Design Entry进行硬件描述语言输入(VHDL, Ver i logHDL, ABEL)，使用StateCAD进行状态机转换图的输入。
2:使用MXE进行功能仿真，仿真时可以自己单步控制逻辑量的变化，也可以用语言
写一个TestBench来进行仿真，还可以使用WebPack中提供的TestBench生成工具HDL
Bencher来用图形化的界面生成一个TestBencho
3:使用Xilinx ISE WebPack中集成的XST综合工具进行逻辑综合。 4:在布局布线这个步骤中，对FPGA来说，有四个步骤: 1) Translate一解释设计，执行规则检查。
2) Map一对不同的目标器件来计算和分配资源。
3) Place and Route一对可配置逻辑块进行布局，使用布线资源. 4) Configure一生成可以下载编程的Bit流文件。
5:在布局布线后，也可以使用与功能仿真相同的TestBench来对设计进行仿真，这
称为后仿真。后仿真结合了布局布线的因素，可以精确的反映下载后芯片内部的执行情况，可以观测逻辑变量的延迟情况，毛刺，冒险竞争等。 6:使用WebPack集成的IMPACT工具进行下载芯片。
2. 2. 3硬件描述语言Yerilog IiDL
硬件描述语言HDL是一种用形式化方法描述数字电路和系统的语言。利用这种语言，
数字电路系统的设计可以从上层到下层(从抽象到具体)逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。然后，利用电子设计自动化(EDA)工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表。接下去，再用专用集成电路ASIC或现场可编程门阵列FPGA自动布局布线工具，把网表转换为要实现的具体电路布线结构[12]。
硬件描述语言HDL的发展至今己有20多年的历史，并成功地应用于设计的各个阶段:建模、仿真、验证和综合等。到20世纪80年代，已出现了上百种硬件描述语言，对设计自动化曾起到了极大的促进和推动作用。但是，这些语言一般各自面向特定的设计领域和层次，而且众多的语言使用户无所适从。因此，急需一种面向设计的多领域、多层次并得到普遍认同的标准硬件描述语言。20世纪80年代后期，VHDL和Verilog HDL语言适应了这种趋势的要求，先后成为IEEE标准。
Verilog.HDL是一种应用广泛的硬件描述语言，可以用于从算法级，门级到开关级的多种抽象层次的数字系统设计。 Verilog HDL是在1983年，由GDA (Gateway Design Automation)公司的PhilMoorby首创的。Phil Moorby后来成为Verilog-XL的主要设计者和Cadence公司的第一合伙人。在1984~1985年，Phil Moorby设计出T第一个名为Verilog-XL的仿真器;1986年，他对Verilog HDL的发展又作出了另一个巨大的贡献:提出了用于快速门级仿真的XL算法。 随着Verilog-XL算法的成功，Verilog HDL语言得到迅速发展。1989年，Cadence公司收购} GDA公司，Verilog HDL语言成为Cadence公司的私有财产。1990年，Cadence公司决定公开Verilog HDL语言，于是成立了OVI (Open Verilog International)组织，负责促进Verilog HDL语言的发展。基于Verilog HDL的优越性，IEEE于1995年制定了Verilog HDL的IEEE标准，即Verilog HDL 1364-1995; 2001年发布了Verilog HDL 1364-2001标准。在这个标准中，加入了 Verilog HDL-A标准，使Verilog有了模拟设计描述的能力。 从语法结构上看，Verilog HDL语言与C语言有许多相似之处，并继承和借鉴了C语言的多种操作符和语法结构。下面列出的是Verilog HDL硬件描述语言的一些主要特点: ? ? ?
能形式化地表示电路的结构和行为。
借用高级语言的结构和语句，例如条件语句，赋值语句和循环语句等，在Verilog HDL中都可以使用，既简化了电路的描述，又方便了设计人员的学习和使用。 能够在多个层次上对所设计的系统加以描述，从开关级，门级，寄存器级到功能
级和系统级，都可以描述。设计的规模可以是任意的，语言不对设计的规模施家
任何限制。 ?
Verilog HDL具有混合建模的能力，即在一个设计中各个模块可以在不同设计层次 上建模和描述。
? 基本逻辑门，例如and, or和nand等都内置在语言中;开关级结构模型，例如 ?
pmos和nmos等也被内置在语言中，用户可以直接调用。
用户定义原语创建的灵活性。用户定义的原语既可以是组合逻辑原语，也可以是
时序逻辑原语。Verilog HDL还具有内置逻辑函数。
Verilog HDL语言最大的特点就是易学易用，通过学习和使用，可以在最短的时间内掌握该语言。另外，该语言的功能强大，可以满足各个层次设计人员的需要，从高层的系统描述到地层的版图设计，都可以很好的支持。由于Verilog HDL巨大的优越性，使得它广泛流行，尤其是在ASIC设计领域，更是处于主流地位。在美国，日本等国家，Verilog HDL语言也一直是使用最为广泛的硬件描述语言，其使用人数大大超过其他语言的使用人数。在国内，Verilog HDL的应用群体也在不断扩大，越来越多的人使用该语言进行设计和仿真。
本章小结
本章先介绍了DES加密算法的基本原理，然后介绍了本系统开发的环境，包括硬件，硬件开发平台EITS2003，软件开发工具ISE WebPack和3硬件描述语言Verilog HDL。