五、（5分）将计算机系统中某一功能的处理速度加快10倍，但该功能的处理时
间仅为整个系统运行时间的40%，则采用此增强功能方法后，能使整个系统的性能提高多少？ 六、（15分）假设当按直接映象位置没有发现匹配，而在另一个位置才找到数据（伪命中）时，需要2个额外的周期，而且不交换两个Cache中的数据。Cache参数如下：
（1） 容量128KB。
（2） 直接映象情况下命中时间为1个时钟周期，失效开销为50个时钟周 期。
（3） 时钟周期2路 ＝1.10×时钟周期1路。
（4） 直接映象失效率为0.010，两路组相联失效率为0.007。
问：当直接映象、两路组相联映象和伪相联映象这三种组织结构时，速度各是多少？
试题七
一、填空题（20分，每空2分）
1．在处理机中，若指令序列完成的顺序总是与它们开始执行的顺序保持一致，则只可能出现（ ）相关，否则就有可能出现（ ）、（ ）和（ ）相关。
2．设计I/O系统的三个标准是（ ）、（ ）和（ ）。 3．单机和多机并行性发展的技术途径有（ ）、（ ）和（ ）。
二、简答题（20分，每题10分）
1．在进行计算机系统设计时，一个设计者应该考虑哪些因素对设计的影响？ 2．请简述I/O系统设计的步骤。
三、（共60分）现有如下C语言源代码：
for （i=0；i<100，i++） { A[i]=B[i]+C；}
其中，A和B是两个32位整数的数组，C和i均是32位整数。假设所有数据的值及其地址均保存在存储器中，A和B的起始地址分别是0和5000，C和i的地址分别是1500和2000。
1. 现假设在程序运行过程中，只要有可能就将i的值和数组变量的地址一直保存在寄存器中，请写出该C语言源程序的MIPS实现代码。MIPS代码的大小是多少？
2. 假设上述MIPS代码在MIPS流水线上（有正常的定向路径、分支指令在译码段被解析出来，所有存储器访问全部Cache命中）执行，请以最快执行方式调度该MIPS指令序列。注意：可以改变操作数，但不能改变操作码和指令条数。计算调度后的MIPS代码序列执行所需的时钟周期数，以及对于上述标准MIPS流水线执行的加速比。
3. 请写出该MIPS代码的存储器数据访问地址流（十进制表示）。
4. 在前面“3”中的实现中，均是假设存储器访问全部Cache命中，且Cache命中访问时间为1个时钟周期。现假设MIPS流水线没有Cache，所有存储器访问均需50个时钟周期（失效损失），请问“3”中调度后的MIPS指令序列在该MIPS（没有Cache）上执行需要多少个时钟周期数。
5. 现假设为MIPS流水线设置一个大小为400 B的一级Cache，Cache块的大小为200 B，采用全相联映射策略和写回策略，Cache的命中时间为1个时钟周期，失效损失为50个时钟周期，失效时每次预取一个块，预取一个块的时间为50个时钟周期，请计算该Cache的失效率，以及现在“3”中调度后的MIPS指令序列在MIPS上执行需要多少个时钟周期数。
试题八
计算机系统结构
姓名： 学号：
一、名词解释（每题3分，共15分）
1．计算机体系结构 3．2:1Cache经验规则 5．通道
2．容量失效 4．数据相关
二、什么叫软件兼容？软件兼容有哪几种？其中哪一种是软件兼容的根本特征？（8分）
三、有哪几种向量处理方式？它们对向量处理机的结构要求有何不同？（8分）
四、流水线数据相关有哪几种？简述定向技术的基本思想。（15分） 五、（20分）有一条静态多功能流水线由5段组成（如下图所示），加法用1、3、4、5段，乘法用1、2、5段，第3段的时间为2△t，其余各段时间均为△t，而且流水线的输出可以直接返回输入端或暂存于相应的流水线寄存器中。若在该流水线上计算 f＝A1*B1+A2*B2+A3*B3*+A4*B4, （1） 画出处理过程的时空图。
（2） 计算其吞吐率、加速比和效率。
加法 1 2 3 乘法 4 5 六、（15分）给定以下的假设，试计算直接映象Cache 和两路组相联Cache的平均访问时间以及CPU时间。
（1） 理想Cache（命中率为100%）情况下的CPI为2.0，平均每条指令访存
1.2次。
（2） 两种Cache容量均为1 KB，块大小都是32 B。
（3） 组相联Cache中的多路选择器使CPU的时钟周期增加了10%。 （4） 这两种Cache的失效开销都是40个时钟周期。 （5） 命中时间为1个时钟周期。
（6） 1 KB直接映象Cache的失效率为13.3%，1 KB两路组相联Cache的失效
率为10.5%。
七、在Tomasulo算法中，进入“流出”段的条件是什么？对于浮点 操作来说，要进行哪些动作和记录工作？（9分）
八、目录协议中，Cache块有哪三种状态？（10分）
试题九
计算机系统结构
姓名： 学号：
一、名词解释（每题3分，共15分）
1.系列机
3.2:1Cache经验规则 5.RAID
2.强制性失效 4.指令级并行
二、试从目的、技术途径、组成、分工方式、工作方式等5个方面对同构型多处理机和异构型多处理机做一比较（列表）。（10分）
三、有哪几种向量处理方式？它们对向量处理机的结构要求有何不同？（6分）
四、流水线数据相关分为三种：RAW, WAR和 WAW。解释它们的含义，并用代码举例说明。（13分） 五、（20分）有一条动态多功能流水线由5段组成（如下图所示），加法用1、3、4、5段，乘法用1、2、5段，第3段的时间为2△t，其余各段时间均为△t，而且流水线的输出可以直接返回输入端或暂存于相应的流水线寄存器中。若在该流水线上计算 f＝A1*B1+A2*B2+A3*B3+A4*B4, （1）画出处理过程的时空图。
（2）计算其吞吐率、加速比和效率。
加法 1 2 3 乘法 4 5 六、（15分）给定以下的假设，试计算直接映象Cache 和两路组相联Cache的平均访问时间以及CPU时间。
（1）理想Cache（命中率为100%）情况下的CPI为2.0，时钟周期为2ns，平均每条指令访存1.2次。
（2）两种Cache容量均为64KB，块大小都是32字节。
（3）组相联Cache中的多路选择器使CPU的时钟周期增加了10%。 （4）这两种Cache的失效开销都是60 ns。
（5）命中时间为1个时钟周期。
（6）64 KB直接映象Cache的失效率为1.4%，64 KB两路组相联Cache的失效率为1.0%。
七、什么是多处理机的Cache一致性？解决多Cache一致性有哪几种方法？并简述这些方法。（15分）
八、论述Tomasulo算法的基本思想。（6分）