江苏大学硕士学位论文 ∞^D 、． . ： ：
一‰r¨扩卜州 c腿厂、厂飞. t∥：；’dh 哪巫野Ⅸ撇，勰 L，一‰雒㈠ ，n、广弋少 l
叫t∞卜_
田3．9 MAX7219时序圈
3、单片机与／vlAX7219的连接
控制系统单片机与MAX7219及显示器件的连接如图3．i0所示。单片机的P1．0、 PI，1引脚分别接MAX7219的DIN、CLK，以P1．2控制LOAD引脚。由于MAX7219 是在脉冲信号控制下T作的，抗T-扰非常关键，在线路上，MAX7219应尽量与显 示器件相靠近，以减少外部的干扰。
P1oL DIN D100 砷申申申中申嘻Pl 1卜CUe DIal P1 2卜LoADDIa2 AT89S32 I DIa3 婶斗 DIG4 DIOj 季船；
主c2主c1 酉 誉s毫o A SEG B SEG C SE0 D SEG E SE0 F SEG G SEO H
田3．10 MAX7219电路连接图 4、控制程序设计
奉系统中单片机采用中断方式对MAX7219进行控制，传送16位数据的地址位 和数据位。在主程序中，包括串行方式的设置、显示缓冲单元和各控制寄存器的 地址码发数据单元的分配、对MAX7219的初始化等。由于R^X7219易受干扰影响， 冈此在程序执行过程中席经常对显示进行更新。
江苏大学硕士学位论文 3．2．6 12c总线接口电路
12c总线是一种用于Ic器件之间连接的二线制总线。它通过SDh(串行数据 线)及SEL(串行时钟线)两根线在连到总线上的器件之间传送信息，并根据地 址识别每个器件；不管是单片杌、存储器、LED驱动器还是键盘接口。 1．12C总线的基本结构
采用I2c总线标准的单片机或Ic器件，其内部不仅有12c接口电路，而且将
内部各单元电路按功能划分为若T．相对独立的模块，通过软件寻址实现片选，减 少了器件片选线的连接。CPU不仅能通过指令将某个功能单元电路挂靠或摘离总 线，还可对该单元的T．作状况进行监测，从而实现对硬件系统的既简单又灵活的 扩展与控制。12c总线接口电路结构如图3．11所示。 田3t11 I℃总线接口电路结构 2．双向传输的接口特性
传统的单片机串行接口的发送和接收一般都各用一条线，如MCS51系列的
TXD和RXD，而12C总线则根据器件的功能通过软件程序使其可工作于发送或接 收方式。当某个器件向总线上发送信息时，它就是发送器(也叫主器件)，而当其 从总线上接收信息时，又成为接收器(也叫从器件)。主器件用于启动总线上传送 数据并产生时钟以开放传送的器件，此时任何被寻址的器件均被认为是从器件。 12c总线的控制完全由挂接在总线上的主器件送出的地址和数据决定。在总线上， 既没有中心机，也没有优先机。
总线上主和从(即发送和接收)的关系不是一成不变的，而是取决于此时数据
传送的方向。SDA和SCL均为双向I／o线，通过上拉电阻接正电源。当总线空闲 时，两根线都是高电半。连接总线的器件的输出级必须是集电极或漏极开路，以
江苏大学硕士学位论文
具有线“与”功能。12C总线的数据传送速率在标准工作方式下为100kbit／s， 在快速方式下，最高传送速率可达400kbit／s。 3．I 2c总线上的时钟信号
在12c总线上传送信息时的时钟同步信号是由挂接在SCL时钟线上的所有器
件的逻辑“与”完成的。SCL线上由高电平到低电平的跳变将影响到这些器件， 一且某个器件的时钟信号下跳为低电平，将使SCL线一直保持低电平，使SCL线 上的所有器件开始低电半期。此时，低电平周期短的器件的时钟由低至高的跳变 并小能影响SCL线的状态。于是这些器件将进入高电平等待的状态。
当所有器件的时钟信号都上跳为高电平时，低电平期结束，SCL线被释放返
回高电半，即所有的器件都同时开始它们的高电平期。其后，第一个结束高电平 期的器件又将SCL线拉成低电平。这样就在SCL线上产生一个同步时钟。可见， 时钟低电平时间由时钟低电平期最长的器件确定，而时钟高电平时间由时钟高电 平期最短的器件确定。 4．数据的传送
存数据传送过程中，必须确认数据传送的开始和结束。在12C总线技术规范 中，开始和结束信号(也称启动和停止信号)的定义如图3．12所示。当时钟线 SCL为高电半时，数据线SDA由高电平跳变为低电平定义为“开始”信号；当SCL 线为高电半时，SDA线发生低电平到高电平的跳变为“结束”信号。开始和结束 信号都是由主器件产生。在开始信号以后，总线即被认为处于忙状态；在结束信 号以后的一段时间内，总线被认为是空闲的。 节三畿j
江苏大学硕士学位论文
向位为“0”表示发送，即主器件把信息写到所选择的从器件；方向位为“l”表 示主器件将从从器件读信息。开始信号后，系统中的各个器件将自己的地址和主 器件送到总线上的地址进行比较，如果与主器件发送到总线上的地址一致，则该 器件即为被主器件寻址的器件，其接收信息还是发送信息则由第8位(R／W)确定。 在12C总线上每次传送的数据字节数不限，但每一个字节必须为8位，而且 每个传送的宁节后面必须跟一个认可位(第9位)，也叫应答位(ACK)。每次都 是先传最高位，通常从器件在接收到每个字节后都会作出响应，即释放SCL线返 回高电平，准备接收下一个数据字节，主器件可继续传送。如果从器件正在处理 一个实时事件而4i能接收数据时，(例如正在处理一个内部中断，在这个中断处 理完之前就／fi能接收IzC总线上的数据宁节)可以使时钟SCL线保持低电平，从 器件必须使SDA保持高电平，此时主器件产生1个结束信号，使传送异常结束， 迫使主器件处于等待状态。当从器件处理完毕时将释放SCL线，主器件继续传送。 当主器件发送完一个字节的数据后，接着发出对应于SCL线上的一个时钟 (ACK)认可位，在此时钟内主器件释放SDA线，一个字节传送结束，而从器件
的响应信号将SDA线拉成低电平，使SDA在该时钟的高电平期间为稳定的低电平。 从器件的响麻信号结束后，SDA线返回高电平，进入下一个传送周期。 5．12c总线接口器件
日前在视频处理、移动通信、数据采集等领域采用12C总线接口器件已经比 较普遍。另外。通用的I℃总线接口器件，如带12C总线的单片机、RAM，ROM、 A／D、D／A、LCD驱动器等器件，也越来越多地应用于计算机及自动控制系统中。 AT24C02是美国ATMEL公司的低功耗CMOS串行EEPROM，它是内含256X8位
存储空间，具有丁作电压宽(2．5～5．5V)、擦写次数多(大于10000次)、写入 速度快(小于lOms)等特点。AT24C02与AT89S52连接电路见图3．13。 图3．13 AT24C02与AT89S52连接电路图
江苏大学硕士学位论文
图中AT24C02的I、2、3脚是三条地址线，用于确定芯片的硬件地址。它们
都接地，第8脚和第4脚分别为正、负电源。第5脚SDA为串行数据输入／输出， 数据通过这条双向12C总线串行传送，和单片机的P3．7连接。第6脚SCL为串 行时钟输入线，和单片机的P3．6连接。SDA和SCL都需要和正电源间各接一个 5．IK的电阻上拉。第7脚需要接地。 3．2．7 RS一485串口通讯
本节主要介绍RS-485的标准，并从几个方面简要介绍了本课题在用RS一485 进行数据通讯时提高可靠性的一些措施。RS-485作为一种多点差分数据传输的 电气规范现已成为业界应用最为广泛的标准通信接口之一，这种通信接口允许在 简单的一对双绞线上进行多点双向通信。它所具有的噪卢抑制能力、数据传输速 率、电缆长度及可靠性等方面是其他标准无法比拟的。因此。许多不同领域都采 用R8-485作为数据传输链路。例如：汽车电子电信设备局域网、蜂窝基站工业 控制仪器仪表等等。这项标准得到广泛接受的另外一个原因是它的通用性。 RS-485标准只对接口的电气特性做出规定而不涉及接插件电缆或协议，在此基 础上用户可以建立自己的高层通信协议。尽管RS一485标准已被广泛接受，但是 对于它在实际麻用中的一些具体问题并没有得到深入广泛的认识，甚至存在着种 种误区以垒于影响到整个系统的性能。奉节在介绍RS-485标准的基础上重点讨 论几个在奉课题实际麻用中注意的几个方面。 3．2．7．I RS-485标准回顾
RS-485标准最初由电子T业协会EIA于1983年制订并发布.1，后由TIA通
讯T业协会修订后命名为TIA／EIA一485一A'不过-T程师还是习惯地称之为RS一485 RS-485由RS-422发展而来，后者是为弥补RS-232之不足而提出的为改进RS一232 通信距离短、速率低的缺点。RS-422定义了一种平衡通信接口将传输速率提高 到lOMbps，传输距离延长到4000英尺(速率低于lOOkbps时)，并允许在一条平 衡线上连接最多10个接收器。RS-422是一种单机发送多机接收的单向平衡传输 规范，为扩展应用范围随后又为其增加了多点双向通信能力，即允许多个发送器 连接到同一条总线上．同时增加了发送器的驱动能力和冲突保护特性扩展了总线 共模范围，这就是后来的EIA RS一485标准。