实验四 正弦信号发生器的设计
一、 本次实验的目的和要求
熟悉QuartusII及其LPM_ROM与FPGA硬件资源的使用方法。
二、实践内容或原理
正弦信号发生器的结构由3部分组成，数据计数器或地址发生器、数据ROM和D/A。性能良好的正弦信号发生器的设计，要求此3部分具有高速性能，且数据ROM在高速条件下，占用最少的逻辑资源，设计流程最便捷，波形数据获最方便。图4所示是此信号发生器结构图，顶层文件SINGT.VHD在FPGA中实现，包含2个部分：ROM的地址信号发生器由5位计数器担任，和正弦数据ROM，其原理图如图5所示。拒此，ROM由LPM_ROM模块构成能达到最优设计，LPM_ROM底层是FPGA中的EAB或ESB等。地址发生器的时钟CLK的输入频率f0与每周期的波形数据点数（在此选择64点）以及D/A输出的频率f的关系是：
f?f0 64
图4 正弦信号发生器结构图
图5 正弦信号发生器原理图
在Quartus II上完成正弦信号发生器设计，包括仿真和资源利用情况了解（假设利用Cyclone器件）。最后在实验系统上实测，包括SignalTap II测试、FPGA中ROM的在系统数据读写测试和利用示波器测试。最后完成EPCS1配置器件的编程。
三、需用的仪器、试剂或材料等 1．GW48系列SOPC/EDA实验开发系统 2．配套计算机及Quartus II 软件 四、实践步骤或环节
1. 建立工程文件夹。
2. 生成6位二进制计数器原理图。 3. 定制LPM_ROM元件。 4. 仿真。
5. 选择实验电路模式5，进行引脚下载配置。 6. 嵌入式逻辑分析仪的设置。 五、实践教学报告要求
1. 详细分析各模块的逻辑功能，及其他们工作原理，详细记录并分析实验内容和实验内容的过程和结果，完成实验报告。
2. 本次实验体会。