(4)由于指令系统庞大，指令的使用频度不高，降低系统性能价格比，增加设计人员负担。
RISC的问题；(1)由于指令少，在原CISC上一条指令完成的功能现在需多条RISC指令才能完成，加重汇编语言程序设计负担，增加了机器语言程序长度，加大指令信息流量。(2)对浮点运算和虚拟存储支持不很强。 (3)RISC编译程序比CISC难写。由于RISC和CISC各有优缺点,在设计时，应向着两者结合，取长补短方向发展。单地址指令格式： 指令 地址9 3 位所以前面9位由于三地址指令用了最前面3位，还有中间6位可作为编码（也就是总共可以有9位作为单地址指令的指令操作码的编码）。减去3地址指令的4条，有4*2^6=256条，但由于韪目要求要有255条，所以剩下一个编码，已经用了9位的全部编码，最后零地址指令（全部12位都可作为操作码的编码）还有1*2^3=8(这是12位编码中最后三位的）若只要求254种，则可以有（256-254）*2^3=16条
第3章 总线、中断与输入输出系统
3.1．简要举出集中式串行链接，定时查询和独立请求3种总线控制方式的优缺点。同时分析硬件产生故障时通讯的可靠性。 答：集中式串行链连接方式。其过程为： ①所有部件都经公共的“总线请求”线向总线控制器发使用总线申请。 ②当“总线忙”信号未建立时，“总线请求”才被总线控制器响应，送出“总线可用”信号，它串行地通过每个部件。 ③如果某部件未发过“总线请求”，则它将“总线可用”信号往下一部件转，如果某部件发过“总线请求”，则停止“总线可用”信号的传送。 ④该部件建立“总线忙”，并除去“总线请求”，此时该部件获得总线使用权，准备传送数据。 ⑤数据传送期间，“总线忙”维持“总线可用”的建立。 ⑥传送完成后，该部件去除“总线忙”信号和“总线可用”信号。 ⑦当“总线请求”再次建立时，就开始新的总线分配过程。 优点：①选择算法简单；②控制总线数少；③可扩充性好；④可靠性高。 缺点：①对“总线可用”线及其有关电路失效敏感，②不灵活；③总线中信号传送速度慢。 集中式定时查询方式，过程： ①总线上每个部件通过“总线请求”发请求。 ②若“总线忙”信号未建立，则计数器开始计数，定时查询个部件，以确定是谁发的请求。 ③当查询线上的计数值与发出请求的部件号一致时，该部件建立“总线忙”，计数停止，查询也停止。除去“总线请求”，该部件获得总线使用权。 ④“总线忙”维持到数据传送完毕。 ⑤数据传送完，去除“总线忙”。 ⑥当“总线请求”线上有新的请求，就开始下一个总线分配过程。 优点：①优先次序灵活性强；②可靠性高。 缺点：①控制线数较多；②扩展性较差；③控制较为复杂；④总线分配受限于计数信号，不能很高。 集中式独立请求方式，过程： ①每个部件有一对“总线请求”和“总线准许”线。 ②每个部件使用“总线请求”发中请，当“总线已分配”无信号时，总线控制器根据某种算法对同时送来的多个请求进行仲裁，以确定哪个部件使用总线，信号从“总线准许”送回该部件，去除该部件的“总线请求”，建立总线已分配”。 ③获得总线使用权的部件传送数据，直至完毕。 ④数据传送完毕后，除去总线已分配”和“总线准许”，开始新的总线分配。 优点：①总线分配速度快；②灵活；③能方便隔离失效部件的请求。 缺点：①控制线数多；②复杂。
3.2. 设中断级屏蔽位“1”对应于开放，“0”对应于屏蔽，各级中断处理程序的中断级屏蔽位设置如下：（见 课本） (1)当中断响应优先次序为1→2→3→4时，其中断处理次序是什么?
答：(1)1—3—4—2 中断处理程序 (2)如果所有的中断处理都各需3个单位时间，中断响应和中断返回时间相对中断处理时间少得多。当机器正在运行用户程序时，同时发生第2，3级中断请求，过两个单位时间，又同时发生第1，4级中断请求，试画出程序运行过程示意图。 答：
3.3.若机器共有5级中断,中断响应优先次序为1→2→3→4→5,现要求其实际的中断处理次求序1→4→5→2→3。
(1)设计各级中断处理程序的中断级屏蔽位(令“1”对应于开放，“0”对应于屏蔽);略
(2)若在运行用户程序时，同时出现第4，2级中断请求，而在处理第2级中断未完成时，又同时出现第1，3，5级中断请求，画出此程序运行过程示意图。 答：( 选自老版主的答案）
1）五个级别的中断屏蔽位分别为（1开放；0屏蔽）： 1：00000 2：10011 3：11011 4：10000 5：10010 2）中断过程示意图：如图
a. 2、4中断同时出现，进行排队器； b. 按中断响应优先次序，2响应； c. 此时屏蔽字为10011，所以；
d. 响应4，中断4运行结束，回2；
e. 1、3、5进入排队器，此时屏蔽字为10011，且1优先级最高，所以； f. 响应1，1运行结束，回2，根据屏蔽字，所以； g. 5响应，5运行结束，回2；
h. 根据屏蔽字，不响应3，所以2运行结束；回用户程序； i. 3还在排队器，响应3，运行直到结束，回用户程序
3.4．简述字节多路，数组多路和选择通道的数据传送方式。
答：字节多路通道适用于连接大量的字符类低速设备。它以字节交叉方式轮流为多台设备服务，它可有多个子通道，它们分时进入通道。 数组多路通道适合于连接多台高速设备，每传送一个定长块就选择一次设备，多台设备以成组交叉方式工作。它可有多个子通道。它们分时进入通道。 选择通道方式适合于优先级高的高速设备，让它独占通道，数据传送以不定长方式进行，在数据传送期只选择一次设备。
3.5 如果通道在数据传送期中，选择设备需9.8μs，传送一个字节数据需0.2μs。某低速设备每隔500μs发出一个字节数据传送请求，问至多可接几台这种低速设备?对于如下A～F6种高速设备，一次通讯传送的字节数不少于1024个字节，问哪些设备可以挂在此通道上?哪些则不能?其中A—F设备每发出一个字节数据传送请求的时间间隔分别为(单位为μs)： 设备 A B C D E F 发申请间隔 0.2 0.25 0.5 0.19 0.4 0.21 答： (1)∵选择设备需9.8μs，传送一个字节需0.2μs∴该通道完成一个字节的传送需9.8+0.2＝1μs ∵某低速设备每隔500μs发出一字节数据请求，为使数据不丢失，该通道可连设备数至多为500μs/1μs＝500台。 (2)对于高速设备，由于一次传送字节数不少于1024byte∴该通道一次传送数据的时间为9.8μs+1024×0.2μs＝214.6μs由表中可得出每台设备发送1024字节的时间间隔分别为A B C D E F 单位μs 204.8 256 512 194.56 409.6 215.04 ∴为使数据不丢失，B、C、E、F可挂在该通道上。A、D不能。
3.6 某字节多路通道连接6台外设，某数据传送速率分别如表中所列。 设备 1 2 3 4 5 6
传送速率（KB/s） 50 15 100 25 40 20 (1)计算所有设备都工作时的通道实际最大流量： 答：实际最大流量＝50+15+l00+25+40+20＝250KB/S。
(2)如果设计的通道工作周期使通道极限流量恰好与通道最大流量相等，以满足流量设计的基本要求，同时让速率越高的设备被响应的优先级越高。当6台设备同时发出请求开始，画出此通道在数据传送期内响应和处理各外设请求的时间示意图。由此你发现了什么问题?答：由表可解各设备连续发送两个字节的时间间隔分别为：1 2 3 4 5 6 20μs 67μs 10μs 40μs 25μs 50μs KB=1024B,s=10^6μs ,设备1的时间间隔为10^6/(50*1024)≈20μs 其他如同1。为简化计算，可视1024为1000
由此发现由于高速设备的响应优先级高，使低速设备6和设备2造成数据丢失。
(3)在(2)的基础上，在哪台设备内设置多少个字节的缓冲器就可以避免设备信息丢失?那么，这是否说书中关于流量设计的基本要求是没有必要的了呢?为什么?
答：在设备6和2中各设两个字节的缓冲区即可。 这并不说明流量设计的基本条件是不必要的，因为若基本条件不满足，无论设备优先级如何确定总有设备的信息会丢失。
3.7 通道型I/O系统由一个字节多路通道A(其中包括两个子通道Al和A2)，两个数组多路通道B1和B2及一个选择通道C构成，各通道所接设备和设备的数据传送速率如表所示。 （见课本） (1)分别求出各通道应具有多大设计流量才不会丢失信息； 答：子通道Al的最大实际流量＝
50+35+20+20+50+35+20+20＝250KB/S＝O.25MB/S∴子通道A1至少应有0.25MB/S的流量才不丢失信息。同理子通道A2的流量必须≥0.25MB/S 子通道B1的实际最大流量＝0.5MB/S ∴B1流量至少为0.5MB/S。同理子通道B2流量至少设计成0.5MB/S。选择通道C的流量至少设计成0.5MB/S。 (2)设I/O系统流量占主存流量的1/2时才算流量平衡，则主存流量应达到多少? 答：此I/O系统的流量应为各子通道流量之和。即为0.25+O.25+0.5+0.5+0.5＝2MB/S 依题意I/O系统流量占主存流量的1/2才算流量平衡。因此主存流量应达到4MB/S。 第四章课后题
1、设二级虚拟存储器的TA1=10^(-7)s、TA2=10^(-2)s,为使存储层次的访问效率e达到最大值的80%以上，命中率H至少要求达到多少？实际上这样高的命中率是很难达到的，那么从存储层次上如何改进？ 解：∵e=1/[H+(1-H)r] 且 r=TA2/TA1 ∴H至少达到99.9%
这样的命中率很难达到，可在二级存储器间加一层电子磁盘，降低r，从而降低对H的要求。
2、程序存放在模32单字交叉存储器中，设访存申请队的转移概率λ为25%,求每个存储周期能访问到的平均字数。当模数为16呢？由此你可得到什么结论？解：B=[ 1-(1-λ)^m] /λ 由λ=0.25,m=32 求得：B=4-4*(3/4)^32=4同理，m=16时 ,B=4-4*(3/4)^16=3.96
由此可看出，当转移概率λ为25%比较大时，采用模32与模16的每个存储周期能访问的平均字数非常相近。就是说，此时，提高模数m对提高主存实际频宽已不显著。实际上，模数m的进一步增大，会因工程实现上的问题，导致实际性能反而可能比模16的还要低，且价格更高。所以模数m不宜太大。对于λ为25%的情况，可以计算机出m=8时，其B已经接近于3.6了。