主存储器MM A C AC B ALU D +1
状态寄存器 操作控制器 图1
CPU结构图
解：（1）A为数据缓冲寄存器MDR，B为指令寄存器IR，C为主存地址寄存器MAR，D为程序寄存器PC。
（2）取指令的数据通路：PC→MAR→MM→MDR→IR
（3）指令LDA X的数据通路：X→MAR→MM→MDR→ALU→AC
（4）指令ADD Y的数据通路：Y→MAR→MM→MDR→ALU→ADD→AC （5）指令STA Z的数据通路：Z→MAR，AC→MDR→MM 4、微指令设计
已知某运算器的基本结构如图1所示，它具有+（加）、—（减）、M（传送）三种操作。 （1）写出图1中1~9表示的运算器操作的微命令。 （2）指出相斥性微操作。
（3）设计适合此运算器的微指令格式。
（1）图1中1～9表示的运算器操作的微命令分别为：
1：BUS→R1；2：BUS→R2；3：BUS→R3；4：R1→X；5：R3→Y；6：R2→X； 7：R2→Y；8：DR→X；9：R1→Y； （2）以下几组微命令是相斥的：
+；—；M；
R1→X；R2→X；DR→X； R1→Y；R2→Y；R3→Y
BUS→R1；BUS→R2；BUS→R3；
（3）此运算器的微指令格式如图1所示： ×× ×× ×× ×× 00：不操作 00：不操作 00：不操作 00：不操作 01：+ 01：R1→X 01：R1→Y 01：BUS→R1 10：— 10：R2→X 10：R2→Y 10：BUS→R2
11：M 11：DR→X 11：R3→Y 11：BUS→R3
5、拟定指令周期流程，并列出相应的微操作控制信号序列
如图1所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器(具有自增功能)，M为主存(受R/W信号控制)，AR为地址寄存器，DR为数据缓冲寄存器， ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例如R3i表示R3寄存器的输入控制信号，R3o为寄存器R3的输出控制信号，未标信号的线为直通线，不受控制。
“MOV R1，（R0）”指令完成（R1）→（R0）的功能操作，拟定其指令周期流程，假设该指令的地址已放入PC中，并列出相应的微操作控制信号序列。
解：拟定指令周期流程，并列出相应的微操作控制信号序列
指令周期流程 微操作控制信号序列
PC→AR PCo，G，ARi
M→DR R/W= R DR→IR DRo，G，IRi
R1→ DR， R1o，G，DRi R→AR， R0o，G，ARi
0
DR→M， R/W= W
6、拟定指令周期流程，并列出相应的微操作控制信号序列
如图1所示为单总线结构的CPU结构图，假设规定各部件用大写字母表示，字母加下标in表示该部件的接收控制信号，实际上就是该部件的输入开门信号；字母加下标out表示该部件的发送控制信号，实际上就是该部件的输出开门信号；所需的控制信号标在图上。“ADD R1，R0”指令完成（R0）+（R1）→R1的功能操作，拟定其指令周期流程，假设该指
令的地址已放入PC中，并列出相应的微操作控制信号序列。
指令周期流程 微操作控制信号序列 PC→MAR PCout，MARin PC+1→PC +1PC DBUS→MDR→IR R，DRout，IRin R0→ Y R0out，Yin
R1+Y→Z R1out，ALUin，ADD
Z→R1 Zout，R1in