温室大棚温湿度控制系统
2.2.2 AT89C52的管脚说明
P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7RESET/VPDRXD、P3.0TXD、P3.1INT0、P3.2INT1、P3.3T0、P3.4T1、P3.5WR、P3.6RD、P3.7XTAL2XTAL1GND12345678910111213141516171819204039383736353433323130292827262524232221VCCP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7EA/VPPALE/PROGPSENP2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0
图2-1 AT89S51引脚图 图2 AT89C52的管脚图
·VCC：供电电压。 · GND：接地。
·P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。
· P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。
·P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地
１２ 48页） 第6页（共
址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。
· P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。P3除了作为一般的I／O口线外，更重要的用途是它的第二功能，如下表（表1）所示：
表1 P3口的第二功能 端口引脚 P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7
第二功能 RXD(串行口输入） TXD(串行口输出) INT0(外部中断0） INT1（外部中断1） T0(定时/计数器0外部输入） T1（定时/计数器1外部输入） WR（外部数据存储器写选通） RD（外部数据存储器读选通） ·RST：复位输入。当振荡器工作时，RST引脚出现两个机器周期以上高电平将使单片机复位。
·ALE／PROG： 当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8位字节。即使不访问外部存储器，ALE 仍以时钟振荡· P3
口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。P3除了作为一般的I／O口线外，更重要的用途是它的第二功能，如下表（表1）所示：
１３
表1 P3口的第二功能 端口引脚 P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7
第二功能 RXD(串行口输入） TXD(串行口输出) INT0(外部中断0） INT1（外部中断1） T0(定时/计数器0外部输入） T1（定时/计数器1外部输入） WR（外部数据存储器写选通） RD（外部数据存储器读选通） ·RST：复位输入。当振荡器工作时，RST引脚出现两个机器周期以上高电平将使单片机复位。
·ALE／PROG： 当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8位字节。即使不访问外部存储器，ALE 仍以时钟振荡
１４
硬件设计
频率的 l／6 输出固定的正脉冲信号，因此它可对外输出时钟或用于定时目的。要注意的是：每当访问外部数据存储器时将跳过一个ALE脉冲。
·PSEN：程序储存允许（PSEN）输出是外部程序存储器的读选通信号，当 AT89C52 由外部程序存储器取指令（或数据）时，每个机器周期两次PSEN有效，即输出两个脉冲。在此期间，当访问外部数据存储器，这两次有效的PSEN信号不出现。
·EA／VPP：外部访问允许。欲使CPU仅访问外部程序存储器（地址为0000H—FFFFH），EA端必须保持低电平（接地）。需注意的是：如果加密位LB1被编程，复位时内部会锁存EA端状态。 如EA端为高电平（接VCC端），CPU则执行内部程序存储器中的指令。 Flash存储器编程时，该引脚加上+12V的编程允许电源Vpp，当然这必须是该器件是使用12V编程电压Vpp。
·XTAL1：振荡器反相放大器的及内部时钟发生器的输入端。 ·XTAL2：振荡器反相放大器的输出端。
2.2.3震荡电路
XTAL1和XTAL2分别为反向放大器的输入和输出。该反向放大器可以配置为片内振荡器。石晶振荡和陶瓷振荡均可采用。如采用外部时钟源驱动器件，XTAL2应不接。有余输入至内部时钟信号要通过一个二分频触发器，因此对外部时钟信号的脉宽无任何要求，但必须保证脉冲的高低电平要求的宽度。
2.2.4 复位电路
整个PEROM阵列和三个锁定位的电擦除可通过正确的控制信号组合，并保持ALE管脚处于低电平10ms 来完成。在芯片擦操作中，代码阵列全被写“1”且在任何非空存储字节被重复编程以前，该操作必须被执行。
此外，AT89C52设有稳态逻辑，可以在低到零频率的条件下静态逻辑，支持两种软件可选的掉电模式。在闲置模式下，CPU停止工作。但RAM，定时器，计数器，串口和中断系统仍在工作。在掉电模式下，保存RAM的内容并且冻结振荡器，禁止所用其他芯片功能，直到下一个硬件复位为止。
１５ 48页） 第7页（共