数字逻辑电路分析与设计
课外实践项目报告
题目：用“一对一”法设计同步时序电路 组号：B-7 组员：
学 号 姓 名 工作量 % 签字 1* 2 3 4 5 注：*为组长。
2015年1月
报告目录
一、 实验方案 二、 实验原理 三、 完成过程 四、 设计心得与体会 五、 工作分配
一、实验方案
电路用发光二极管分别显示输出状态Z，以及工作状态S1、S2、S3、S4。 灯亮表示输出为高电平，灯暗表示输出为低电平。 具体操作流程如下：
1）打开电源开关，使电路处于工作状态，此时默认处于S1状态。
2) S1状态下由逻辑电平开关输入00信号时保持S1状态不变，输入为01时转变为S4，输入10时状态转变为S2
3）S2状态下由逻辑电平开关输入00,10信号时都保持S2状态不变，输入为01时状态转变为S3
4）S3状态下由逻辑电平开关输入00时状态转换为S1，输入为01,10时状态保持S3不变
5）S4状态下由逻辑电平开关输入00，01时保持S4状态不变，输入为10时转为S3状态
6）CLR为复位脉冲开关，若按下CLR开关，则复位到S1状态。
二、实验原理
（1）、电子线路图
（2）、芯片使用介绍：
▲ 74LS00 四2输入与非门
▲ 74LS10 三3输入与非门
▲ 74LS04 六反相器
▲ 74LS175 四D触发器
A Y 0 1 1 0
A B C Y X X 0 1 X 0 X 1 0 X X 1 1 1 1 0
A 0 0 1 1 B 0 1 0 1 Y 1 1 1 0 74LS175 四上升沿D触发器的引脚图和真值表 （3）、逻辑原理
A．状态转换电路 状态图和状态表
0010S1/0000100011001S3/10110S2/10010S4/1
2.触发器状态的直接分配
在这个电路中有S1、S2、S3、S4共4个状态。规定分别与4个触发器Ⅰ、Ⅱ、Ⅲ和Ⅳ的Q1、Q2、Q3、Q4端直接对应。
在74175中每个触发器端，以Q端表示触发器的状态，即0和1两个状态。为便于用开机复位的方式启动电路，触发器Ⅰ的有效状态是0状态：触发器Ⅱ、Ⅲ和Ⅳ的有效状态是1状态。于是规定： 若Q1=0，则表示电路处于S1状态；
若Q2=1、Q3=1、Q4=1分别表示电路处于S2、S3、S4状态。
由于电路任何时刻均只处于一种状态，因此，4个触发器中只有一个处于有效状态。如果在Q1、Q2、Q3、Q4检查触发器的状态，那么其中只可能有一个1。状态为1的那个Q端指出了电路的状态。这样，Q1、Q2、Q3、Q4与 S1、S2、S3、S4 之间建立了直接的、一一对应的关系。
从状态分配的角度来说，用Q1Q2Q3Q4 =1000、0100、0010、0001，分别表示S1、S2、S3、S4。