北京化工大学北方学院毕业设计（论文）
图2.4 A/D转换以及量程选择电路
2.2.6量程选择电路的工作原理
在本节中主要介绍了模数转换器ADC0804和量程选择电路。在本部分电路中，ADC0804作为核心元件起到了重要作用。由于ADC0804只有一个模拟通道，并且输入模拟电压的范围为0～5V，所以必须使用量程选择电路，使得初始的模拟电压经过相应的4路选择开关都转换到0～5V内。ADC0804采用逐次逼近式的算法将模拟电压转换为相应的数字电压，该数字电压采用的是二进制编码（即BCD编码），此编码作为单片机AT89S52的输入，单片机的数据传送与数据处理就是围绕该编码展开的，下一节将是本论文的核心。
11
北京化工大学北方学院毕业设计（论文）
第2.3节 单片机部分
2.3.1单片机概述
计数器 频率基准源 ROM 程序存储器 RAM 数据存储器 定时器/ 计数器 振荡器 CPU 中断 总线 扩展控制 可编程 I/O 可编程 串行口 中断 控制 并行I/O口 串行 输入 串行 输出 图2.4 单片机结构图
上图是MCS-51系列单片机的基本组成框图，由此图可知，单片机在一块芯片上集成了CPU、存储器、寄存器组、定时器/计数器、中断逻辑、并行I/O接口、串行通信接口等构成计算机的基本功能模块。单片机的这种体系结构、微处理器、指令系统、总线方式、管理模式等实际上就是嵌入到芯片中的专用计算机系统，简称嵌入式系统。这种嵌入式系统能够实现高速采集外部数据、逻辑分析与处理、状态显示、输出等智能化控制的功能，它具有较强的控制能力与较高的可靠性。因此，在需要数据传输、数据处理等智能控制类的产品中，大部分都应用到了单片机，其中单片机处于核心地位。本设计的数字电压表是基于单片机实现的，其中单片机是目前比较常用的AT89S52,如图2.5所示。
12
北京化工大学北方学院毕业设计（论文）
2.3.2单片机AT89S52
图2.5 AT89S52引脚图
（1）AT89S52简介
MCS-51系列单片机有多种型号的产品，如基本型（51子系列）8051、8751、8031、80C51、87C51、80C31等型号，都可称为51系列；增强型（52子系列）8052、8752、8032、80C52、87C52、80C32等型号。目前使用较多的还有89S51、89S52型单片机，它们也是51系列产品。本设计使用的是由Atmel公司生产的AT89S52型单片机。
AT89S52 是一种低功耗、高性能CMOS8位微控制器，具有8K在线系统可编程 Flash 存储器。使用Atmel 公司高密度非易失性存储器技术制造，与工业80C51产品指令和引脚完全兼容。片上Flash允许程序存储器在线系统编程，亦适用于常规编程器。在单个芯片上，拥有灵巧的8位CPU和在线系统可编程Flash，这使得AT89S52为众多嵌入式控制应用系统提供高灵活、超级有效的解决方案。 AT89S52 可降至0Hz 静态逻辑操作，并且支持2种软件可选择节电模式。在空闲模式下，CPU 停止工作，允许RAM、定时器/计数器、串口、中断继续工作。在掉电保护方式下，RAM内容被保存，振荡器被冻结， 单片机一切工作停止，直到下一个中断或硬件复位为止。由于将多功能8位CPU和闪烁存储器
13
北京化工大学北方学院毕业设计（论文）
组合在单个芯片中，ATMEL的AT89S52是一种高效微控制器，其中AT89C2051是它的一种精简版本。AT89S52的外形及引脚排列如图2.5所示 。
（2）主要特性 与MCS-51 兼容
8K字节可编程闪烁存储器
寿命：1000写/擦循环 数据保留时间：10年 全静态工作：0Hz-24MHz 三级程序存储器锁定 256×8位内部RAM 32位可编程I/O线 三个16位定时器/计数器 5个中断源 可编程串行通道
低功耗的闲置和掉电模式
片内振荡器和时钟电路 （3）管脚说明 VCC：电压。 GND：接地。
P0口：P0口为一个8位漏级开路双向I/O口，每个管脚可吸收8个TTL门电流。当P0口的管脚第一次写1时，被定义为高阻输入。P0能够用于扩展外部程序数据存储器，它可以被定义为数据/地址的低八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。下面简要介绍P0口的具体功能。
①P0口作普通的I/O线
P0口作一般的I/O口使用时，是一个双向口。其输入/输出操作如下： P0口作输出口：CPU向P0口输出数据时（执行输出指令MOV P0,A），写脉冲加在锁存器的时钟端上，此时输出锁存器的输出与引脚的输出状态是一致的。由于输出驱动级是漏极开路电路，若驱动NMOS或其它拉流负载时，需要外接上拉电阻。P0口驱动MOS逻辑电路时上拉电阻值为4.7kΩ，
14
北京化工大学北方学院毕业设计（论文）
驱动LED显示器时上拉电阻值为470Ω。P0口的输出级可驱动8个LS型TTL负载。
P0口作输入口：当P0口作为输入口使用时，应区分读引脚和读锁存器2种状态。为此，在电路中有2个用于读入的三态缓冲器1和2，分别为读引脚和读锁存器。①读引脚：三态缓冲器1用于读引脚操作。当CPU在执行“MOV”类指令时（如MOV A,P0），读引脚的脉冲将三态缓冲器1打开，于是P0.X引脚上的数据经过缓冲器读入内部总线。②读锁存器：三态缓冲器2用于读锁存器Q端的数据。Q端的数据实际上与引脚处的数据是一致的，结构上的这种安排是为了适应CPU的“读-改-写”指令的需要。这类指令的特点是：先读端口，随之可以对读入的数据进行修改，然后再写到端口上。例如，逻辑指令（ANL P0,A）,此指令的功能是先把P0口的数据读入CPU，然后同累加器A中的数据按位进行逻辑与操作，最后将结果写回P0口。在本设计中，P0口实现的是写操作。
②P0口作地址/数据总线
当CPU访问片外存储器时，P0口作分时复用地址/数据总线使用，此时，CPU的控制信号为高电平“1”，模拟开关MUX将反相器的输出与场效应管栅极接通，并打开与门。输出的地址或数据信号通过与门驱动场效应管，同时通过反相器驱动另外一个场效应管，完成信息传送。P0口在作为地址/数据总线使用时不用外接上拉电阻。本设计中单片机的P0口还被当作地址/数据总线。
P1口：P1口是唯一的单功能双向口，只作为通用I/O口使用。P1口输出驱动部分接有内部上拉电阻。与P0口相同，当用作输出口时，CPU向输出锁存器写“1”时，输出场效应管截止，输出线由内部上拉电阻拉成高电平；若向输出锁存器写“0”时，场效应管导通，输出低电平。P1口的输出级可驱动4个LS型TTL负载。CPU读P1口也是分为“读引脚”和“读锁存器”2种操作。和P0口的操作类似，当P1口“读引脚”时，先向输出锁存器写入“1”，使场效应管截止，该口线由内部上拉电阻拉成高电平，从而读入正确的输入数据。“读锁存器”时，打开上面三态缓冲器，即可进行“读-改-写”操作。在FLASH编程和校验时，P1口作为低八位地址接收。在本设计中，P1口实现的是读操作。
15