DMA（直接存储器访问） 辑DMA(Direct Memory Access，直接内存存取) 是所有现代电脑的重要特色，它允许不同速度的硬件装置来沟通，而不需要依于 CPU 的大量中断负载。否则，CPU 需要从来源把每一片段的资料复制到暂存器，然后把它们再次写回到新的地方。在这个时间中，CPU 对于其他的工作来说就无法使用。 1DMA原理 DMA请求 DMA响应 DMA传输 DMA结束 2DMA传送方式 停止CPU访问内存 周期挪用 DMA与CPU交替访内 1DMA原理 DMA 传输将数据从一个地址空间复制到另外一个地址空间。当CPU 初始化这个传输动作，传输动作本身是由 DMA 控制器来实行和完成。典型的例子就是移动一个外部内存的区块到芯片内部更快的内存区。像是这样的操作并没有让处理器工作拖延，反而可以被重新排程去处理其他的工作。DMA 传输对于高效能嵌入式系统算法和网络是很重要的。 DMA 在实现DMA传输时，是由DMA控制器直接掌管总线，因此，存在着一个总线控制权转移问题。即DMA传输前，CPU要把总线控制权交给DMA控制器，而在结束DMA传输后，DMA控制器应立即把总线控制权再交回给CPU。一个完整的DMA传输过程必须经过DMA请求、DMA响应、DMA传输、DMA结束4个步骤。 DMA请求
CPU对DMA控制器初始化，并向I/O接口发出操作命令，I/O接口提出DMA请求。
DMA响应
DMA控制器对DMA请求判别优先级及屏蔽，向总线裁决逻辑提出总线请求。当CPU执行完当前总线周期即可释放总线控制权。此时，总线裁决逻辑输出总线应答，表示DMA已经响应，通过DMA控制器通知I/O接口开始DMA传输。
DMA传输
DMA控制器获得总线控制权后，CPU即刻挂起或只执行内部操作，由DMA控制器输出读写命令，直接控制RAM与I/O接口进行DMA传输。
在DMA控制器的控制下，在存储器和外部设备之间直接进行数据传送，在传送过程中不需要中央处理器的参与。开始时需提供要传送的数据的起始位置和数据长度。
DMA结束
当完成规定的成批数据传送后，DMA控制器即释放总线控制权，并向I/O接口发出结束信号。当I/O接口收到结束信号后，一方面停止I/O设备的工作，另一方面向CPU提出中断请求，使CPU从不介入的状态解脱，并执行一段检查本次DMA传输操作正确性的代码。最后，带着本次操作结果及状态继续执行原来的程序。
由此可见，DMA传输方式无需CPU直接控制传输，也没有中断处理方式那样保留现场和恢复现场的过程，通过硬件为RAM与I/O设备开辟一条直接传送数据的通路，使CPU的效率大为提高。
2DMA传送方式
DMA技术的出现，使得外围设备可以通过DMA控制器直接访问内存，与此同时，CPU可以继续执行程序．那么DMA控制器与CPU怎样分时使用内存呢?通常采用以下三种方法：(1)停止CPU访内存；(2)周期挪用；(3)DMA与CPU交替访内存．
停止CPU访问内存
当外围设备要求传送一批数据时，由DMA控制器发一个停止信号给CPU，要求CPU放弃对地址总线、数据总线和有关控制总线的使用权．DMA控制器获得总线控制权以后，
开始进行数据传送．在一批数据传送完毕后，DMA控制器通知CPU可以使用内存，并把总线控制权交还给CPU．图(a)是这种传送方式的时间图．很显然，在这种DMA传送过程中，CPU基本处于不工作状态或者说保持状态．
优点: 控制简单，它适用于数据传输率很高的设备进行成组传送。
缺点: 在DMA控制器访内阶段，内存的效能没有充分发挥，相当一部分内存工作周期是空闲的。这是因为，外围设备传送两个数据之间的间隔一般总是大于内存存储周期，即使高速I/O设备也是如此。例如，软盘读出一个8位二进制数大约需要32us，而半导体内存的存储周期小于0.5us，因此许多空闲的存储周期不能被CPU利用．
周期挪用
当I/O设备没有DMA请求时，CPU按程序要求访问内存；一旦I/O设备有DMA请求，则由I/O设备挪用一个或几个内存周期。
这种传送方式的时间图如下图(b)：
?
I/O设备要求DMA传送时可能遇到两种情况：
(1)此时CPU不需要访内，如CPU正在执行乘法指令。由于乘法指令执行时间较长，此时I/O访内与CPU访内没有冲突，即I/O设备挪用一二个内存周期对CPU执行程序没有任何影响。
(2)I/O设备要求访内时CPU也要求访内，这就产生了访内冲突，在这种情况下I/O设备访内优先，因为I/O访内有时间要求，前一个I/O数据必须在下一个访问请求到来之前存取完毕。显然，在这种情况下I/O 设备挪用一二个内存周期，意味着CPU延缓了对指令的执行，或者更明确地说，在CPU执行访内指令的过程中插入DMA请求，挪用了一二个内
存周期。与停止CPU访内的DMA方法比较，周期挪用的方法既实现了I/O传送，又较好地发挥了内存和CPU的效率，是一种广泛采用的方法。但是I/O设备每一次周期挪用都有申请总线控制权、建立线控制权和归还总线控制权的过程，所以传送一个字对内存来说要占用一个周期，但对DMA控制器来说一般要2—5个内存周期(视逻辑线路的延迟而定)。因此，周期挪用的方法适用于I/O设备读写周期大于内存存储周期的情况。
DMA与CPU交替访内
如果CPU的工作周期比内存存取周期长很多，此时采用交替访内的方法可以使DMA传送和CPU同时发挥最高的效率。
这种传送方式的时间图如下：
此图是DMA与CPU交替访内的详细时间图．假设CPU工作周期为1.2us，内存存取周期小于0.6us，那么一个CPU周期可分为C1和C2两个分周期，其中C1专供DMA控制器访内，C2专供CPU访内。
这种方式不需要总线使用权的申请、建立和归还过程，总线使用权是通过C1和C2分时制的。CPU和DMA控制器各自有自己的访内地址寄存器、数据寄存器和读/写信号等控制寄存器。在C1周期中，如果DMA控制器有访内请求，可将地址、数据等信号送到总线上。在C2周期中，如CPU有访内请求，同样传送地址、数据等信号。事实上，对于总线，这是用C1，C2控制的一个多路转换器，这种总线控制权的转移几乎不需要什么时间，所以对DMA传送来讲效率是很高的。
这种传送方式又称为“透明的DMA”方式，其来由是这种DMA传送对CPU来说，如同透明的玻璃一般，没有任何感觉或影响。在透明的DMA方式下工作，CPU既不停止主程序的运行，也不进入等待状态，是一种高效率的工作方式。当然，相应的硬件逻辑也就更加复杂。
用CCS开发DSP应用程序的代码结构、加电装载及在线编程 1、DSP应用程序代码结构，有三种： ○ 纯汇编； ○ 纯C语言；
○ 汇编+C语言。
这三种结构还可插入带CSL或不带CSL的DSP/BIOS API。为了加快应用程序的开发，现在的DSP程序一般都采用：汇编+C语言+带CSL的API。其中，汇编代码用于特殊要求，如Flash编程及对速度要求很高的关键部分；C语言则是整个应用程序主框架，但主要是运算处理部分；而与硬件打交道的工作全部由CSL API来完成。
DSP应用程序工程模式有两种：调式仿真（debug)模式与应用发布（release)模式。 ○ 仿真模式用于开发调式阶段，使用仿真器通过JTAG口从PC机中下载到DSP片内RAM中运行，可设置断点进行调式，由于是存放在RAM中，因此断电后程序会丢失； ○ 应用程序完全调式通过后，必须写入外部Flash中，断电后不再丢失。加电后，由引导程序装入DSP片内RAM运行，这就是产品生产阶段的发布模式。
很明显，发布模式的DSP应用程序工程（发布工程）比仿真调式阶段的应用程序工程（仿真工程）要复杂些，发布工程除应用程序本身外，还要增加如下处理： ○ 自带的二次引导程序（当应用程序大于1KB时）； ○ Flash在线编程代码；
○ COFF格式文件到Flash用的二进制格式文件（BIN）转换。
此外，“发布工程”的DSP/BIOS配置文件及连接地址分配文件也要比“仿真工程”复杂，好在它们可以用CCS自带的配置工具通过对话方式来设置生成。 2、DSP应用程序加电装载（Bootload）过程
DSP加电复位后，应用程序从外部Flash装入DSP片内RAM中运行，这个过程称为“加电装载”或“引导装载”（Bootload），其流程如下： DSP加电复位 ↓
DSP内置的引导程序将外部Flash前1KB（Flash-boot区） 的二次引导程序装入DSP片内RAM运行 ↓
二次引导程序开始运行 ↓
二次引导程序将外部Flash地址在1KB以上的程序/数据区 （Flash-rest区）装入DSP片内RAM，其中程序部分放入 片内程序存储器，从0地址开始存放；数据部分放入片内 数据存储器的指定区域。装完后跳转到应用程序入口。 ↓
应用程序开始运行
要注意一点的是，DSP应用程序可配置为好几种装载（Boot）方式，如外部存储器（Flash、EEPROM等）、PCI、HPI、XBUS等，其中以外部Flash最常用。